make编译语法

最新推荐文章于 2024-03-29 09:45:32 发布
VIP文章 最新推荐文章于 2024-03-29 09:45:32 发布
阅读量315 收藏
点赞数
分类专栏： kernel
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lx123010/article/details/116499369
版权

subsystem:
            cd subdir && $(MAKE)

其等价于：

    subsystem:
            $(MAKE) -C subdir


这句是Makefile的规则：这里的$(MAKE)就相当于make，-C 选项的作用是指将当前工作目录转移到你所指定的位置。

芒果520
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
GNU make中文手册
06-26
目 录Table of Contents GNU make中文手册..................................................................................................................... 1 ver - 3.8 ....................................................................................................................................... 1
Makefile语法手册
04-19
Make程序需要一个所谓的Makefile文件来告诉它干什么。在大多数情况下，Makefile文件告诉Make怎样编译和连接成一个程序。 本章我们将讨论一个简单的Makefile文件，该文件描述怎样将8个C源程序文件和3个头文件编译和连接成为一个文本编辑器。Makefile文件可以同时告诉Make怎样运行所需要的杂乱无章的命令（例如，清除操作时删除特定的文件）。如果要看更详细、复杂的Makefile文件例子，请参阅复杂的Makefile文件例子一章。 当Make重新编译这个编辑器时，所有改动的C语言源文件必须重新编译。如果一个头文件改变，每一个包含该头文件的C语言源文件必须重新编译，这样才能保证生成的编辑器是所有源文件更新后的编辑器。每一个C语言源文件编译后产生一个对应的OBJ文件，如果一个源文件重新编译，所有的OBJ文件无论是刚刚编译得到的或原来编译得到的必须从新连接，形成一个新的可执行文件。
GNU Make.zip
08-16
跟我一起写 Makkeeffile Makkeeffile 陈皓 (CSDN) 概 述 什么是makefile？或许很多Winodws的程序员都不知道这个东西，因为那些Windows 的IDE都为你做了这个工作，但我觉得要作一个好的和professional的程序员， makefile还是要懂。这就好像现在有这么多的HTML的编辑器，但如果你想成为一个专 业人士，你还是要了解HTML的标识的含义。特别在Unix下的软件编译，你就不能不 自己写makefile了，会不会写makefile，从一个侧面说明了一个人是否具备完成大型工 程的能力。 因为，makefile关系到了整个工程的编译规则。一个工程中的源文件不计数，其按类型、 功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需 要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能 操作，因为makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。 makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整 个工程完全自动编译，极大的提高了软件开发的效率。make是一个命令工具，是一个 解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如： Delphi的make，Visual C++的nmake，Linux下GNU的make。可见，makefile都成为了 一种在工程方面的编译方法。 现在讲述如何写makefile的文章比较少，这是我想写这篇文章的原因。当然，不同产商 的make各不相同，也有不同的语法，但其本质都是在“文件依赖性”上做文章，这里， 我仅对GNU的make进行讲述，我的环境是RedHat Linux 8.0，make的版本是3.80。必 竟，这个make是应用最为广泛的，也是用得最多的。而且其还是最遵循于IEEE 1003.2-1992 标准的（POSIX.2）。 在这篇文档中，将以C/C++的源码作为我们基础，所以必然涉及一些关于C/C++的编 译的知识，相关于这方面的内容，还请各位查看相关的编译器的文档。这里所默认的编 译器是UNIX下的GCC和CC。
Make和Makefile详解
11-02
Make和Makefile编译系统的详细讲解和常见的语法，对Android编译系统可以有更基础的了解
pgparsecheck:基于https的编译时postgres语法检查器
05-01
PostgreSQL语法的编译时检查器 （基于 ） 该模块实现了一个与postgres查询解析器链接的拟报价器。 如果查询解析为OK，则引用程序返回未经修改的查询。 语法无效的查询将无法编译。 请注意，这仅检查语法，而不检查语义。 例子 print ([ psql | select a, b, c from hello, hello2 where hello.a = hello.b |]) 建造 make cabal build
Makefile里面的$(MAKE)
程序狗的成长之路
01-03 8161
make 定义了很多默认变量，${MAKE} 就是预设的 make 这个命令的名称（或者路径）。 make -p 可以查看所有预定义的变量的当前值。 ------------------------------------------我是分割线------------------------------------------ 有一个 make 的环境变量叫“MAKECMDGOALS”，
makefile中的$(MAKE)的含义
weixin_35749545的博客
01-31 1826
$(MAKE) 在 Makefile 中表示 make 程序的名称。它可以用于在 make 进程中再次调用 make，以实现递归构建。
Make的意义
searchwc的专栏
03-25 517
<br />原文：http://blog.csdn.net/ventry/archive/2006/06/01/766894.aspx<br /> <br /> <br />假设我们有下面这样的一个程序,源代码如下: <br /> /* main.c */ <br /> #include "mytool1.h" <br /> #include "mytool2.h" <br /> int main(int argc,char **argv) <br /> { <br />
嵌套执行MAKE $(MAKE) -C subdir
好习惯成就伟大
12-13 1万+
subsystem:             cd subdir &amp;&amp; $(MAKE) 其等价于：     subsystem:             $(MAKE) -C subdir 这句是Makefile的规则：这里的$(MAKE)就相当于make，-C 选项的作用是指将当前工作目录转移到你所指定的位置。 =============================...
Makefile中关于make的嵌套执行（ $(MAKE) -C subdir ）
主要记录嵌入式学习与开发过程。
07-06 3139
以下内容源于C语言中文网的学习与整理，如有侵权请告知删除。
给Make添加打印信息，命令报错make[1] command not found
最新发布
qq_29362849的博客
03-29 141
修改makefile编译fail解决办法
MakeFile中的@与$的作用
迪迦 • 奥特曼
08-08 1万+
‘@’ 符号的使用 通常makefile会将其执行的命令行在执行前输出到屏幕上。如果将‘@’添加到命令行前，这个命令将不被make回显出来。 例如：@echo --compiling module----; // 屏幕输出 --compiling module---- echo --compiling module----; // 没有@ 屏幕输出echo --compiling mod...
Makefile总结
码农code之路
11-02 3201
Makefile是一个规定了怎么去编译和链接程序的脚本文件，在执行make命令时会执行该文件，window环境下的IDE，如visual studio已经集成了该功能，不需要关心程序的编译规则，在linux下做C/C++开发时经常用到，会写Makefile是程序员的必备技能。说到这里首先要知道一个工具make。 make是一个解释Makefile中指令的命令工具，常见的IDE都集成了这个工具。目...
make完全详解
LWJLWJ_的博客
05-27 1万+
该篇文章为转载，是对原作者系列文章的总汇加上标注。 文章标注作者：GUYUEZHICHENG https://blog.csdn.net/weixin_38391755/article/details/80380786?spm=1001.2014.3001.5506 支持原创，请移步陈浩大神博客： http://bl...
Makefile中的$(MAKE)
weixin_30832143的博客
06-21 2141
今天看uboot2018顶层的Makefile中发现文件中export一个MAKE变量，export是为了向底层的Makefile传递这些变量参数，但是找了半天没有找到这个MAKE变量在哪定义的。 　决定写一个Makefile测试一下 make输出结果： 难道MAKE是makfile中默认的变量？而且默认就是make？暂时这样理解吧。希望有大神指点一下。 转载于:https://...
makefile下$^,$@,$?,$<,$(@D),$(@F)定义使用详解
csdn66_2016的博客
07-03 4098
每次看makefile的时候，总会遇到一些变量记不住，就需要去查找资料，今天有时间，就顺便把几个常用的变量学习了下，顺便总结了下记忆方法，感觉记住它们并不难，特把方法分享给大家。 变量定义： $^ 所有的依赖目标的集合。以空格分隔。如果在依赖目标中有多个重复的，那个这个变量 会去除重复的依赖目标，只保留一份。   $@ 表示规则中的目标文件集。在模式规则中，如果有多个目标，那么，
Makefile语法详细总结及示例解析（快速掌握）
热门推荐
Luckiers的博客
05-14 1万+
makefile可以简单的认为是一个工程文件的编译规则，描述了整个工程的自动编译和链接的规则。 Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。 （1）显式规则 显式规则说明了，如何生成一个或多的的目标文件。这是由 Makefile 的书写者明显指出，要生成的文件，文件的依赖文件，生成的命令。 （2）隐晦规则 由于我们的 make 命名有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书写 Makefile，这是由 make 命令所支持的。 （3） 变量的定义 在
$MAKE
fguknow的专栏
01-12 621
$(MAKE) 嵌套执行make 在一些大的工程中，我们会把我们不同模块或是不同功能的源文件放在不同的目录中，我们可以在每个目录中都书写一个该目录的Makefile，这有利于让我们的Makefile变得更加地简洁，而不至于把所有的东西全部写在一个Makefile中，这样会很难维护我们的Makefile，这个技术对于我们模块编译和分段编译有着非常大的好处。 例如，我们有一个子目录
为什么编译完make之后没反应
06-09
如果代码中存在错误导致编译失败，那么 `make` 命令将会停止执行。你需要检查编译过程中的错误提示，尝试解决错误。 3. Makefile 文件存在问题。如果 Makefile 文件中存在问题，可能会导致 `make` 命令无法正确执行...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值