Vivado下使用Microblaze控制LED（vcu118，HLS级开发）

最新推荐文章于 2024-08-10 18:31:27 发布
最新推荐文章于 2024-08-10 18:31:27 发布
阅读量2.9k 收藏 14
点赞数 1
分类专栏： FPGA 文章标签： FPGA Microblaze led流水灯 Vivado实现流水灯 vcu118
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_37035510/article/details/89325860
版权
本文档介绍了使用Vivado 2017.04和vivadoSDK2017.04在Xilinx Virtex UltraScale+ FPGA VCU118开发板上实现LED流水灯的步骤。通过Microblaze处理器，详细讲解了从设计IP核、绘制电路图到驱动FPGA的流程，以及在SDK中的应用程序开发。最终，通过运行GDB生成elf文件并Program FPGA，成功实现了流水灯效果。
摘要由CSDN通过智能技术生成

使用环境

1、软件：vivado 2017.04，vivaodoSDK2017.04
2、硬件：Xilinx Virtex UltraScale+ FPGA VCU118
本人是XILINX开发套件的菜鸟一枚。实验室买了块Xilinx Virtex UltraScale+ FPGA VCU118，自己也看了一两月的文档，用这款板子实现了流水灯，后期也会不定期更新自己做的实验，希望对入门的有帮助，也可以一起交流学习（1987212851没事别打扰，忙着学习呢）。

Vivado 2017.04

首先，作为入门新手，你要了解，如何使用vivado的基本开发流程：设计IP核（HLS）—>绘制电路图（vavido）—>驱动fpga（SDK）。因为led的话，可以使用自带的IP核，"设计IP核"此步骤可以省略啦。接下来，着重讲下，剩下的两个步骤。

  1. 打开vivado2017.04，选择Open Example Project；
    在这里插入图片描述
  2. 点击Next，然后出现如下的界面，选择Base MircoBlaze，然后点击Next；
最低0.47元/天 解锁文章
yangjl_cs
关注
专栏目录
vivado中Microblaze软核led测试
rowling1009的专栏
09-03 7369
1、  新建工程：打开vivado软件，新建工程，选择xc7v2000t1925-1芯片。 2、  添加嵌入式microblaze核： 选中Design Sources选项，右击，选择add sources，出现如下对话框, 选择next， 创建Create Sub-design， 点击OK，Finish完成添加，进入xps平台， 进入BSB向导
Vivado下使用Microblaze控制LED
苍白的手漆黑的刀
03-30 6486
Vivado 版本 2016.3 之前觉得控制个LED很简单,但实现起来不是很顺利,简单Mark一记。 例化microblaze,led IP 核，自动连接，自动生成的时钟是差分对,可以直接双击clock IP把差分改为单端,之前碰到这个问题然后上网搜素后,发现好多答案都是在文件中修改代码。。 完成后,增加约束,
Vivado Microblaze IP核
最新发布
小瑞同学的博客
08-10 963
64位处理器将两个32位通用寄存器扩展为一个64位寄存器，提供处理64位数据的附加指令，并且可以使用最多64位地址寻址和最多4个EB指令和数据，一般32位即够用。该模块用来作为CPU的内存，可以分成指令和数据两块内存，也可以共享一块内存。若激活，可以使用模式匹配指令pcmpbf，pcmpeq，pcmpne。模式匹配字节查找指令pcmpbf返回找到的第一个字节的位置，提高字符串和模式匹配操作的效率。NONE：将MUL或者DSP48释放，用作其它用途，这样对软核的尺寸影响很小，此时编译器自动使用mul指令。
Vivado FPGA Microblaze led 例程 使用 XC7K325T-2FFG676I
05-06
Vivado2018.2开发的FPGA例程，XC7K325T-2FFG676I，使用Microblaze软核，SDK Standalone C程序，V22 为 LED 管脚，AB11 AC11 为差分200Mhz 晶振输入，复位键为AF25.
Vivado软核microblaze用gpio控制led（详细）
热门推荐
qq_38503910的博客
11-15 1万+
Vivado软核microblaze用gpio控制led 软件版本：vivado2017.2 芯片型号：xc7a35tcsg325-2 AXI通用输入/输出（GPIO）核心提供了一般性AXI的目的输入/输出接口。 优点：操作简便 缺点：速度慢 然后介绍下AXI GPIO(2.0)这个IP。在下面我们也用到了这个IP。 特点：1.支持AXI_lite 接口规格。       2.支持单/双通道...
MicroBlaze控制led入门
01-19
实现MicroBlaze最简单的应用——控制LED 软件平台：Win10专业版 64bit + Vivado2017.4 + SDK2017.4 硬件平台：Xilinx-KC705开发板
VCU118 Example Designs 单板测试工程
Allen__1532的博客
01-08 2117
包含VCU118资源中的参考设计 链接: https://china.xilinx.com/products/boards-and-kits/vcu118.html该文档提供了运行VCU118内置自检程序的操作说明及安装Xilinx工具的指导。 拨码开关SW16-0001，QSPI（Quad Serial Peripheral Interface）设置模式，从闪存中读取BIST（build-in self-test）文件。 DS3-green 电源系统正常。 DS34-blue 表示FPGA配置成功。 根
Vivado Vitis 2023.2 环境配置 Git TCL工程管理 MicroBlaze和HLS点灯测试
weifengdq的专栏
02-29 3524
Vivado Vitis 2023.2 版本的安装, TCL脚本创建复原工程, Git版本控制, 用了4种方式来点灯, 纯Verilog, 基于MicroBlaze+GPIO的现有IP方式, HLS使用Cpp写自定义IP方式, HLS添加AXI接口接入MicroBlaze的纯Cpp开发方式.
vivado 下的microblaze系统搭建
weiweiliulu的专栏
05-25 4011
FPGA硬件逻辑独有的并行性使其在实时处理和并行算法中占尽优势，但当执行串行操作时却需要使用笨重的状态机来完成。因此，要实现对实时性要求不高的串行操作，对各类IP核的总体控制调度，亦或是快速移植软件协议栈时，利用fpga内部CPU 是个比较好的选择。 下面描述怎么搭建一个最小的microblaze软核，以及各个模块的意义。 create block design，添加microblaze软核。 配置添加microblaze之后，点击 run block automation 这里...
zynqmp 07ev vcu vivado例程
06-29
xilinx zynqmp平台 vcu视频编解码 vivado工程
VCU整套开发源码+PCB原理图+说明书.zip
02-25
电动汽车整车控制器VCU整套开发源码（硬件软件）+硬件PCB原理图+控制策略说明书+硬件说明书+软件说明书
VCU诊断信息表.xlsx
09-12
整车控制器诊断报务，基于UDS的诊断，而不是诊断标准，诊断标准很多，这个是主机场所用的诊断列表，BOOTLOADER流程标准
xilinx vivado srio license （各版本亲测可用，可长时间测试)
08-21
xilinx vivado srio license vivado 2015.4 vivado 2016.4 vivado 2017.4 vivado 2018.2 各版本亲测可用
InvertIP2.0.rar
05-31
Vivado 实现逆序ip核。实验先在vivado hls中制作ip核，然后导入到vivado实现，最后在sdk中进行编程。
vcu118 pcie 固化程序注意事项
altair12345的博客
12-25 5551
1.生成bitstream 右键Generate Bitstream选择Bitstream Settings     2.连接板子，安装JTAG驱动，成功后如图   3.MCS文件的生成 点击Open Target，选择Auto Connect   成功连接后如图所示   点击Program Device下载验证Bit文件   向路径中添加bit文...
Microblaze工程实例：生成一个可以输出双浮点数的工程配置全过程
truecrab的博客
05-12 4215
前面已经有博客介绍了MB的基本情况，这里将深入介绍MB的设置，可以用printf打印出双浮点数并操作BRAM。
vivado开发笔记：xilinx zcu102 内建自测BIST
weixin_44600457的博客
04-06 1652
内建自测即Built-In Self-Test ，简称BIST，是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备（ATE）的依赖程度. BIST是一种DFT（DesignforTestability）技术，它可以应用于几乎所有电路，因此在半导体工业被广泛应用. 比如在DRAM中普遍使用的BIST技术，包括在电路中植入测试图形发生电路、时序电路、模式选择电路和调试测试电路. BIST技术通过自我测试可有利于减少对ATE的需求. 1. 第一步：配置拨码开关 .
vcu118开发板资料
05-10
VCU118是Xilinx推出的一款高性能FPGA开发板，主要用于视频和图像处理、高性能计算、网络硬件加速等领域的应用。以下是VCU118开发板的主要资料： 1. 官方网站： https://www.xilinx.com/products/boards-and-kits/vcu118.html 2. 用户手册： https://www.xilinx.com/support/documentation/boards_and_kits/vcu118/ug1224-vcu118-evaluation-board-user-guide.pdf 3. 快速入门指南： https://www.xilinx.com/support/documentation/boards_and_kits/vcu118/ug1238-vcu118-quick-start-guide.pdf 4. 参考设计： https://www.xilinx.com/support/documentation-navigation/design-hubs/dh0005-video-hub.html 5. 开发工具： VCU118开发板支持Xilinx Vivado设计套件和SDx开发环境，可以在Xilinx官网下载相关的开发工具。 6. 论坛和社区： Xilinx社区和论坛上有大量的VCU118开发板相关的讨论和资源，可以在这里获取更多的帮助和支持。 希望这些资料能够帮助你更好地了解和使用VCU118开发板。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值