FPGA
FPGA相关开发案列
yangjl_cs
keep coding!!!
展开
-
Vivado 实现逆序ip核,AXI4-Lite Interface(vcu118,HLS级开发)
实验环境1、软件:Vivado HLS 2017.04,Vivado 2017.04,Vivado SDK2017.042、硬件:Xilinx Virtex UltraScale+ FPGA VCU118本人是XILINX开发套件的菜鸟一枚。实验室买了块Xilinx Virtex UltraScale+ FPGA VCU118,后期也会不定期更新自己做的实验,希望对入门的有帮助,也可以一起交...原创 2019-05-31 09:51:29 · 1911 阅读 · 0 评论 -
Vivado下使用Microblaze控制LED(vcu118,HLS级开发)
使用环境1、软件:vivado 2017.04,vivaodoSDK2017.042、硬件:Xilinx Virtex UltraScale+ FPGA VCU118本人是XILINX开发套件的菜鸟一枚。实验室买了块Xilinx Virtex UltraScale+ FPGA VCU118,自己也看了一两月的文档,用这款板子实现了流水灯,后期也会不定期更新自己做的实验,希望对入门的有帮助,也...原创 2019-04-24 15:09:26 · 2972 阅读 · 0 评论