- 博客(9)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 MFC -窗体自适应大小
void CserialcommunicationDlg::OnSize(UINT nType, int cx, int cy){ CDialogEx::OnSize(nType, cx, cy); // TODO: 在此处添加消息处理程序代码 if (nType == SIZE_RESTORED || nType == SIZE_MAXIMIZED) { Resize();...
2019-11-26 09:06:17
2021
1
原创 MFC - 最小化或者最大化图片不显示的解决办法
void CserialcommunicationDlg::OnPaint(){ if (IsIconic()) { CPaintDC dc(this); // 用于绘制的设备上下文 SendMessage(WM_ICONERASEBKGND, reinterpret_cast<WPARAM>(dc.GetSafeHdc()), 0); // 使图标在工作区矩形...
2019-11-26 09:03:10
852
原创 MFC-按键颜色字体大小的改变
//////////////////////////设置字体大小和字形//////////////////////// //2019011-21- LLL增加字体大小代码 CFont * f; f = new CFont; f->CreateFont(25, // nHeight 0, // nWidth 0, // nEscapement 0, // nOrie...
2019-11-21 17:23:04
422
原创 ZYNQ-定时器
#include "xparameters.h"#include "xscutimer.h"#include "xscugic.h"#include "xgpiops.h"#include "xil_exception.h"#include "xil_printf.h"#define TIMER_DEVICE_ID XPAR_XSCUTIMER_0_DEVICE_ID ...
2019-11-18 20:10:26
634
原创 ZYNQ-UART0中断
#include "xparameters.h"#include "xuartps.h"#include "xil_printf.h"#include "xscugic.h"#include "stdio.h"#define UART_DEVICE_ID XPAR_PS7_UART_0_DEVICE_ID //串口设备ID#define INTC_DEVICE_ID ...
2019-11-18 17:55:32
1422
原创 ZYNQ-呼吸灯实验
#include "xparameters.h"#include "xil_printf.h"#include "breath_led_ip.h"#include "xil_io.h"#include "sleep.h"#define LED_IP_BASEADDR XPAR_BREATH_LED_IP_0_S0_AXI_BASEADDR //LED IP基地址#defin...
2019-11-18 15:54:03
669
原创 ZYNQ嵌入式系统-Hello World 实验
“Hello World!”是各种编程语言中最简单，同时也是最经典的入门实验。因此，我们将串口打印“Hello World”作为 ZYNQ 嵌入式系统的开篇实验，这也是我们步入 ZYNQ 的 PS 部分的始发点。通过本次实验我们将了解 ZYNQ 嵌入式系统的开发流程，熟悉 ZYNQ 嵌入式最小系统的搭建。本章包括以下几个部分：1.1 简介1.2 实验任务1.3 硬件设计1.4 软件...
2019-11-10 10:38:14
2503
1
原创 Verilog 程序框架
1.注释2.关键字3.程序框架1.注释：/**/ ；//，建议使用//2.关键字Verilog常用的关键字注意只有小写的关键字才是保留字。例如，标识符 always(这是个关键词)与标识符 ALWAYS(非关键词)是不同的。3.程序框架我们以 LED 流水灯程序为例来给大家展示 Verilog 的程序框架，代码如下所示、1 module led(2 i...
2019-11-05 16:34:21
525
原创 Verilog 基础知识
Verilog 的逻辑值 逻辑 0：表示低电平，也就是对应我们电路的 GND；逻辑 1：表示高电平，也就是对应我们电路的 VCC；逻辑 X：表示未知，有可能是高电平，也有可能是低电平；逻辑 Z：表示高阻态，外部没有激励信号是一个悬空状态。Verilog 的标识符定义标识符(identifier）用于定义模块名、端口名和信号名等。Verilog 的标识符可以是任意...
2019-11-05 11:18:39
5102
Local Self-Similarities 图像配准
2019-08-27
Local-Self-Similarities
2019-08-27
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人