- 博客(7)
- 问答 (3)
- 收藏
- 关注
原创 vivado的blockdesign设计的时候,如果有ip核更新了,点击updata后,编译的时候,会报错,
不知道怎么解决,但是,把这个已经修改的核删掉,把工程路径下对应位置的这个核的信息都删掉,重新把这个核加进来,就不会有这个错误了。
2023-07-05 20:39:10 400 1
原创 bd设计时不同ip核频率不匹配的问题
提示总线频率不匹配,点击主端口,在左侧block interface properties 中把主端口频率和从端口频率设置成一样的即可。
2023-06-29 15:12:55 72
原创 关于自己封IP核的问题
当我们需要修改底层文件设计时,重新封IP核,然后在block design 中进行upgrade相关核,更新完毕后,发现工程中的文件并没有被更新成功,这是需要把工程下project_1_cache下的所有内容删除,然后复位一下ip核输出,重新生成ip相关内容,然后重新编译,就可以发现ip被更新过来了。在用block design 设计的时候,我们常会把自己的功能模块封装成IP核,然后在block design 中调用。
2023-04-27 15:15:16 247 1
空空如也
simulink中如何给fcn函数输入一个变化的自变量
2021-07-14
如何仿真雷达回波信号
2021-07-14
simulink的scope的数据不能保存到workspace中
2021-07-12
TA创建的收藏夹 TA关注的收藏夹
TA关注的人