- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog HDL | 移位“打拍“
通过这种方法可以使波形向后延时一个时钟周期。always@(posedge clk)begindelay <= in;end下面是一个实际应用：“原信号中随机出现高电平，高电平之间间隔大于5个周期，高电平宽度均为1个时钟周期。设计电路，将原信号中的高电平展宽为2个时钟周期宽度，并将展宽后的信号延时一个系统时钟再输出。”module top(in,out,clk);
2017-03-28 22:24:35
7960
2
原创 MSP430F5529 生成PWM波 with CCS
大概就是通过时钟来产生某个确定频率的PWM波用FPGA可以得到更完美的波形，不过如果只是提供一个CLK波的话F5529LP就完全可以做到#include #include "LCD12864_S.h"unsigned int temp;int main(void) { WDTCTL = WDTPW | WDTHOLD; //关闭看门狗 //Initialize
2017-03-25 14:19:09
11992
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人