TMS320C54x硬件结构及原理

        TMS320C54x（以下简称C54x）系列DSP是一种低功耗、高性能的16位定点芯片它的突出特点是：采用改进型哈佛总线结构，具有性能强大的CPU内核、内部多总线结构、硬件重复机制及两套独立的地址产生器，为组成6级流水线和并行操作提供了硬件平台。

2.1 芯片内部结构及特点

C54xDSP的内部结构主要由C54xCPU内核、片内存储器及片内外围设备(简称片内外设）三大部分组成，如图2-1所示。它的主要组成部分和结构特点如下：

 1.多总线的哈佛结构

C54x片内配置了8套16位的地址总线和数据总线，用以实现CPU与片内存储器的数据交换：片内还有一套外设总线，通过6通道的直接存储器访间（DMA)可以实现与片内外设的数据传送。

2.CPU内核

C54xCPU内含一个40位的算术逻辑运算单元（ALU）和两个40位的累加器（ACCA、ACCB），可以进行40位宽数捌范围的算术运算：一个40位的桶形移位器，为进行定点定标操作提供了基础；一个17×17位的硬件乘法器和40位的加法器组成了乘法-累加单元（MAC)；一个用于Viterbi算法的比较、选择、存储单元（CSSU）：一个支持单周期指令EXP的专用硬件指数编码器，可用来计算40位累加器中数值的冗余指数位，以便进行定点与浮点数据格式的转换等。CPU中还配置了两个地址生成器，包括2个辅助算术运算单元（ARAU0、ARAU1）及8个辅助寄存器(AR0~AR7)，为在单周期内进行两次存储器访问提供了硬件支持。

3.片内存储空间

C54x片内集成了ROM和RAM。片内RAM又分为两种类型：双口 DARAM和单口SARAM。其中，双口DARAM在单周期内可进行一次读取和一次写入操作，而单SARAM在单周期内只能进行一次读/写访问。片内ROM和RAM的特点是：既可配置为程序存储器，又可配置为数据存储器；具有与CPU相同的执行速度，可零等待高速运行；造价低，便于使用等）不同的C54x芯片其片内ROM和RAM的容量有所不同。

4.片外可扩展的最大存储空间

5.片内外设

6.灵活的寻址方式及适合于信号处理的指令系统

7.低功耗工作

2.2 C54x的内部多总线结构

        总线结构决定了计算机的数据访问能力和并行操作能力。C54×的片内采用了多总线结构，它由8套16位的内部总线组成。

(1)2套程序存储器操作总线：程序地址总线PAB，程序总线PB。

(2)6套数据存储器操作总线：数据地址总线CAB、DAB、EAB,数据数据总线CB、DB、EB。

2.2.1程序存储器操作总线

序总线P优取程序存储器的指令代码和立即数，或者通过数据总线B进行程序的程序地址总线PAB为CPU提供取指令和写指令时所需要的地址，CPU可通过程操作。CPU还可以将存储在程序空间的立即数通过PB传送至乘法