计算机组成原理期末考试题库(超级多的那种)

废话不多说，不管是应对期末考试还是考研基础复习，刷题是必不可少的！！！ 大家冲就完了！！！！

记得给 罡罡同学点关注哦！ 后期还会更新其他题库的呢！！！

打赏一点钱，帮我买瓶肥宅快乐水，继续创作，谢大家！

计算机组成原理试题库——题目及答案

计算机组成原理试卷１

一、选择题（共20分，每题1分）
1．CPU响应中断的时间是______。
A．中断源提出请求；
B．取指周期结束；
C．执行周期结束；
D．间址周期结束。
2．下列说法中______是正确的。
A．加法指令的执行周期一定要访存；
B．加法指令的执行周期一定不访存；
C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；
D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是______。
A．微指令格式垂直表示；
B．控制信号经过编码产生；
C．采用微操作码；
D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；
B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址；
D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由______两级存储器组成。
A．主存－辅存；
B．Cache－主存；
C．Cache－辅存；
D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。
A．停止CPU访问主存；
B．周期挪用；
C．DMA与CPU交替访问；
D．DMA。
7．在运算器中不包含______。
A．状态寄存器；
B．数据总线；
C．ALU；
D．地址寄存器。
8．计算机操作的最小单位时间是______。
A．时钟周期；
B．指令周期；
C．CPU周期；
D．中断周期。
9．用以指定待执行指令所在地址的是______。
A．指令寄存器；
B．数据计数器；
C．程序计数器；
D．累加器。
10．下列描述中______是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；
B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；
C．所有的数据运算都在CPU的控制器中完成；
D．以上答案都正确。
11．总线通信中的同步控制是______。
A．只适合于CPU控制的方式；
B．由统一时序控制的方式；
C．只适合于外围设备控制的方式；
D．只适合于主存。
12．一个16K×32位的存储器，其地址线和数据线的总和是______。
A．48；
B．46；
C．36；
D．32。
13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是______。（存储器 5）
A．512K；
B．1M；
C．512KB；
D．1MB。
14．以下______是错误的。（输入输出 4）
A．中断服务程序可以是操作系统模块；
B．中断向量就是中断服务程序的入口地址；
C．中断向量法可以提高识别中断源的速度；
D．软件查询法和硬件法都能找到中断服务程序的入口地址。
15．浮点数的表示范围和精度取决于______ 。
A．阶码的位数和尾数的机器数形式；
B．阶码的机器数形式和尾数的位数；
C．阶码的位数和尾数的位数；
D．阶码的机器数形式和尾数的机器数形式。
16．响应中断请求的条件是______。
A．外设提出中断；
B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时；
D．CPU提出中断。
17．以下叙述中______是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的；
D．一条指令包含取指、分析、执行三个阶段。
18．下列叙述中______是错误的。
A．采用微程序控制器的处理器称为微处理器；
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；
D．CMAR是控制器中存储地址寄存器。
19．中断向量可提供______。
A．被选中设备的地址；
B．传送数据的起始地址；
C．中断服务程序入口地址；
D．主程序的断点地址。
20．在中断周期中，将允许中断触发器置“0”的操作由______完成。
A．硬件；
B．关中断指令；
C．开中断指令；
D．软件。
二、填空题（共20分，每空1分）
1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是
A 、 B 和 C 。
2．设 n = 8 （不包括符号位），则原码一位乘需做 A 次移位和最多 B 次加法，补码Booth算法需做 C 次移位和最多 D 次加法。
3．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。
4．一个总线传输周期包括 A 、 B 、 C 和
D 四个阶段。
5．CPU采用同步控制方式时，控制器使用 A 和 B 组成的多极时序系统。
6．在组合逻辑控制器中，微操作控制信号由 A 、 B 和
C 决定。
三、名词解释（共10分，每题2分）
1．机器周期
2．周期挪用
3．双重分组跳跃进位
4．水平型微指令
5．超标量
四、计算题（5分）
已知：A = ，B = 求：[A+B]补
五、简答题（15分）
1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围（十进制表示）；
（3）一次间址的寻址范围（十进制表示）；
（4）相对寻址的位移量（十进制表示）。
2．控制器中常采用哪些控制方式，各有何特点？
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）

中断源 屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4

六、问答题（20分）
（1）画出主机框图（要求画到寄存器级）；
（2）若存储器容量为64K×32位，指出图中各寄存器的位数；
（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。
（4）若采用微程序控制，还需增加哪些微操作？
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用 作访存控制信号（低电平有效），用 作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：
（1）主存地址空间分配：8000H～87FFH为系统程序区；8800H～8BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑。

计算机组成原理试题1答案
一、选择题（共20分，每题1分）
1．C 2．C 3．C 4．A 5．A 6．A 7．D
8．A 9．C 10．B 11．B 12．B 13．A 14．B
15．C 16．B 17．B 18．A 19．C 20．A
二、填空题（共20分，每空1分）
1．A．停止 CPU访问主存 B．周期挪用 C．DMA和CPU交替访问主存
2．A．8 B．8 C．8 D．9
3．A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-2127
4．A．申请分配阶段 B．寻址阶段 C．传输阶段 D．结束阶段
5．A．机器周期 B．节拍
6．A．指令操作码 B时序 C．状态条件
三、名词解释（共10 每题2分）
1．机器周期
答：机器周期：基准，存取周期。
2．周期挪用
答：周期挪用：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。
3．双重分组跳跃进位
答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4．水平型微指令
答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。
5．超标量
答：超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。
四、计算题（共5分）
答：由A = = -0.1011，B = = -0.011 （1分）
得 [A]补 = 1.0101，[B]补 = 1.1001 （1分）
（2分）
两操作数符号均为1，结果的符号为0，故为溢出。（1分）
五、简答题（共15分）
1．（5分）答：
（1） 一地址指令格式为（1分）
OP M A
OP 操作码字段，共7位，可反映120种操作；
M 寻址方式特征字段，共3位，可反映5种寻址方式；
A 形式地址字段，共16 – 7 – 3 = 6位 （1分）
（2） 直接寻址的最大范围为26 = 64 （1分）
（3） 由于存储字长为16位，故一次间址的寻址范围为216 = 65536 （1分）
（4） 相对寻址的位移量为 – 32 ~ + 31 （1分）
2．（5分）答：控制器常采用同步控制、异步控制和联合控制。（1分）
同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O操作，则采用异步控制。（4分）
3．（5分）答：（每写对一个屏蔽字1分）
设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：

中断源 屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4 1 1 0 0 0
0 1 0 0 0
1 1 1 1 0
1 1 0 1 0
1 1 1 1 1
六、问答题（共20分）
（1）（5分）

（2）（5分）
ACC MQ ALU X IR MDR PC MAR
32 32 32 32 32 32 16 16
（3）（5分）
T0 PC→MAR 1→R
T1 M(MAR)→MDR (PC)+1→PC
T2 MDR→IR OP(IR)→ID

T0 Ad(IR)→MAR 1→W
T1 AC→MDR
T2 MDR→M(MAR)
(4)（5分）
取指 Ad(CMDR)→CMAR
OP(IR)→微地址形成部件→CMAR
执行 Ad(CMDR)→CMAR

七、设计题（共10分）
（1）根据主存地址空间分配为： （2分）
A15 … A11 … A7 … A3 … A0
2K×8位
1K×4位
（2）选出所用芯片类型及数量
2K×8位ROM 1片 （1分）
1K×4位RAM 2片 （1分）
CPU与存储芯片的连接图如图所示（6分）

计算机组成原理试卷2

一、单项选择题：（每题2分，共40分）
1、寄存器间接寻址方式中，操作数处于（ ）中。
A、通用寄存器 B、主存 C、程序计数器 D、堆栈
2、CPU是指（ ）。
A、运算器 B、控制器
C、运算器和控制器 D、运算器、控制器和主存
3、若一台计算机的字长为2个字节，则表明该机器（ ）。
A、能处理的数值最大为2位十进制数。
B、能处理的数值最多由2位二进制数组成。
C、在CPU中能够作为一个整体加以处理的二进制代码为16位。
D、在CPU中运算的结果最大为2的16次方
4、在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。
A、基数 B、尾数 C、符号 D、阶码
5、控制器的功能是（ ）。
A、产生时序信号 B、从主存取出一条指令 C、完成指令操作码译码
D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。
6、虚拟存储器可以实现（ ）。
A、提高主存储器的存取速度
B、扩大主存储器的存储空间，并能进行自动管理和调度
C、提高外存储器的存取周期
D、扩大外存储器的存储空间
7、32个汉字的机内码需要（ ）。
A、 8字节 B、64字节 C、32字节 D、16字节
8、相联存储器是按（ ）进行寻址的存储器。
A、地址指定方式 B、堆栈指定方式
C、内容指定方式 D、地址指定方式与堆栈存储方式结合
9、状态寄存器用来存放（ ）。
A、算术运算结果 B、逻辑运算结果
C、运算类型 D、算术逻辑运算指令及测试指令的结果状态
10、在机器数（ ）中，零的表示形式是唯一的。
A、原码 B、补码 C、补码和移码 D、原码和反码
11、计算机的存储器采用分级方式是为了（ ）。
A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾
C、保存大量数据方便 D、操作方便
12、有关Cache的说法正确的是（ ）。
A、只能在CPU以外 B、CPU内外都可以设置Cache
C、只能在CPU以内 D、若存在Cache，CPU就不能再访问主存
13、在定点二进制运算中，减法运算一般通过（ ）来实现。
A、原码运算的二进制减法器 B、补码运算的二进制减法器
C、补码运算的十进制加法器 D、补码运算的二进制加法器
14、堆栈常用于（ ）。
A、数据移位 B、程序转移 C、保护程序现场 D、输入、输出
15、计算机系统的层次结构从内到外依次为（ ）。
A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软件
C、系统软件、应用软件、硬件系统 D、应用软件、硬件系统、系统软件
16、一个指令周期通常由（ ）组成。
A、若干个节拍 B、若干个时钟周期
C、若干个工作脉冲 D、若干个机器周期
17、在计算机系统中，表征系统运行状态的部件是（ ）。
A、程序计数器 B、累加计数器 C、中断计数器 D、程序状态字
18、某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是（ ）。
A、4 B、 5 C、6 D、7
19、某一SRAM芯片，其容量是1024×8位，除电源和接地端外，该芯片引脚的最小数目是（ ）。
A、20 B、22 C、 25 D、 30
20、下面尾数（1位符号位）的表示中，不是规格化尾数的是（ ）。
A、010011101 （原码） B、110011110（原码）
C、010111111 （补码） D、110111001（补码）
二、填空题：（每空1分，共15分）
1、原码一位乘法中，符号位与数值位（ ），运算结果的符号位等于（ ）。
2、码值80H：若表示真值0，则为（ ）码；若表示真值―128，则为（ ）码。
3、微指令格式分为（ ）型微指令和（ ）型微指令，其中，前者的并行操作能力比后者强。
4、在多级存储体系中，Cache存储器的主要功能是（ ）。
5、在下列常用术语后面，写出相应的中文名称：VLSI( ), RISC( ), DMA( ), DRAM( )。
6、为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括（ ），（ ）（ ）。
7、从计算机系统结构的发展和演变看，近代计算机是以（ ）为中心的系统结构。
三、简答题：（每题5分，共10分）
1、Cache与主存之间的地址映像方法有哪几种？各有何特点？
2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？
四、综合题：（共35分）
1、（本题7分）某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：
（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数×字长）？（4分）
（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？（3分）
操作控制字段 判别测试字段 下址字段
2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：
阶符（1位） 阶码（3位） 数符（1位） 尾数（4位）
则按上述浮点数的格式：
（1）若（X）10=22/64，（Y）10= —2.75，则求X和Y的规格化浮点数表示形式。（6分）
（2）求[X+Y]浮（要求用补码计算，列出计算步骤）（6分）
3、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：
（1）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6分）
（2）若为该机配备2K×8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H，则该地址可映像到Cache的哪一组？（4分）
（3）若用4个8K·×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。试画出SRAM与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。（6分）
参考答案
一、单项选择题（每题2分，共40分）
1、b 2、c 3、c 4、a 5、d 6、b 7、b 8、c 9、d 10、c
11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、c 19、a 20、d
二、填空题（每空1分，共15分）
1、分开计算，相乘两数符号位的异或值。
2、移，补
3、水平，垂直
4、匹配CPU和主存之间的速度
5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问），动态随机读写存储器。
6、地址总线，数据总线，读写控制线
7、存储器
三、简答题（每题5分，共10分）
1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。
2、DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。
四、综合题（共35分）
1、（本题7分）
（1）、操作控制字段18位，判别测试字段3位，控存容量是128×28；
（2）、共16条指令，需112条微指令，控存合适，能满足需要。
2、（本题共12分）
（1）、X和Y的表示为：
X 阶码：1111 尾数： 01011 Y 阶码：0010 尾数：10101
（2）、①、对阶：Ex―Ey=11.101 保留Ey，X尾数右移3位。②、尾数加：得：11.0110011
③、规格化：已经是 ④、舍入：尾数：11.0110 ⑤、判溢出：无溢出，故结果为：阶码0010 尾数10110 值：―0.1010×22
3、（本题共16分）（1）共需32个芯片，刷新信号周期约为15.6µs，刷新行地址7位；
（2）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。

计算机组成原理试卷3

一、单项选择题：（每题1分，共20分）
1、目前我们所说的个人台式商用机属于 。
A、巨型机 B、中型机 C、小型机 D、微型机
2、下列数中最大的数是 。
A、（10011001）2 B、（227）8 C、（98）16 D、（152）10
3、在小型或微型计算机里，普遍采用的字符编码是 。
A、 BCD码 B、 16进制 C、 格雷码 D、 ASCⅡ码
4、在下列机器数 中，零的表示形式是唯一的。
A、原码 B、补码 C、反码 D、原码和反码
5、设［X］补=1.x1x2x3x4,当满足 时，X > -1/2成立。
A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意
C、x1必须为0，x2x3x4至少有一个为1 D、x1必须为0，x2x3x4任意
6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 。
A、11001011 B、11010110 C、11000001 D、11001001
7、在CPU中，跟踪后继指令地址的寄存器是 。
A、指令寄存器 B、程序计数器 C、地址寄存器 D、状态条件寄存器
8、EPROM是指 。
A、读写存储器 B、只读存储器
C、可编程的只读存储器 D、光擦除可编程的只读存储器
9、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）→MSP，(SP) ―1→SP。那么出栈操作的动作顺序应为 。
A、(MSP)→A，(SP)+1→SP B、(MSP)→A，（SP）―1→SP
C、(SP―1)→SP，(MSP)→A D、 (SP)+1→SP，(MSP)→A
10、下面尾数（1位符号位）的表示中，不是规格化的尾数的是 。
A、010011101（原码） B、110011110（原码）
C、010111111 （补码） D、110111001（补码）
11、在主存和CPU之间增加cache存储器的目的是 。
A、增加内存容量 B、提高内存可靠性
C、解决CPU和主存之间的速度匹配问题 D、增加内存容量，同时加快存取速度
12、CPU主要包括 。
A、控制器 B、控制器、 运算器、cache
C、运算器和主存 D、控制器、ALU和主存
13、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，变址寻址方式的有效地址为 。
A、EA=(X)+D B、EA=(X)+(D) C、EA=((X)+D) D、EA=((X)+(D))
14、信息只用一条传输线 ，且采用脉冲传输的方式称为 。
A、串行传输 B、并行传输 C、并串行传输 D、分时传输
15、下述I/O控制方式中，主要由程序实现的是 。
A、PPU(外围处理机)方式 B、中断方式 C、DMA方式 D、通道方式
16、系统总线中地址线的功能是 。
A、用于选择主存单元地址 B、用于选择进行信息传输的设备
C、用于选择外存地址 D、用于指定主存和I/O设备接口电路的地址
17、CRT的分辨率额为1024×1024，颜色深度为8位，则刷新存储器的存储容量是 。
A、2MB B、1MB C、8MB D、1024B
18、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，
寄存器内为 。
A、27H B、9BH C、E5H D、5AH
19、根据国标规定，每个汉字在计算机内占用 存储。
A、一个字节 B、二个字节 C、三个字节 D、四个字节
20、某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为 。
A、23 B、25 C、50 D、19
二、填空题：（每空1分，共20分）
1、设X= —0.1011，则[X]补为 。
2、汉字的 、 、 是计算机用于汉字输入、内部处理、输出三种不同用途的编码。
3、数控机床是计算机在 方面的应用，邮局把信件自动分拣是在计算机 方面的应用。
4、计算机软件一般分为 和 两大类。
5、RISC的中文含义是 ；CISC的中文含义是 。
6、对动态存储器的刷新有两种方式，它们是 和 。
7、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表示时，最大浮点数是 ，绝对值最小的非0的正数是 。
8、在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有 和 等。
9、一条指令实际上包括两种信息即 和 。
10、按照总线仲裁电路的位置不同，可分为 仲裁和 仲裁。
三、简答题：（每题5分，共15分）
1、CPU中有哪些主要寄存器？简述这些寄存器的功能。
2、RISC机器具有什么优点，试简单论述。
3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？
四、综合题：（共45分）
1、求十进制数―123的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。（本题8分）
2、基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器（存放当前正在执行的指令的地址）的内容为4500H，且存储器内存放的内容如下：
地址 内容
002BH 3500H
302BH 3500H
32B0H 5600H
32DBH 2800H
3500H 2600H
452BH 2500H
（1）、若采用基址寻址方式，则取出的操作数是什么？
（2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？
（3）、若采用立即寻址方式，取出的操作数是什么？
（4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？
（5）、若相对寻址用于转移指令，则转移地址是多少？（本题10分）
3、现有SRAM芯片容量为2K×4位，试用此芯片组成8K×8位的存储器，（1）、共需要多少这样的芯片？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6分）
4、某双面磁盘，每面有220道，已知磁盘转速r = 3000转/分。数据传输率为175000B/s。求磁盘总容量。（本题6分）
5、设浮点数x=2＿011×0.101100，y=2＿010× (－0.011010)
（1）、计算x+y；（阶码与尾数均用补码运算）。
（2）、计算x×y；（阶码用补码运算，尾数用原码一位乘）。（本题15分）

参考答案
一、单项选择题：（每题1分，共20分）
1、D 2、A 3、D 4、B 5、A 6、D 7、B 8、D 9、D 10、D
11、C 12、B 13、A 14、A 15、B 16、D 17、C 18、C 19、B 20、D
二、填空题：（每空1分，共20分）
1、10101 2、输入码，机内码，字形码 3、自动控制，人工智能
4、系统软件，应用软件 5、精简指令系统计算机，复杂指令系统计算机
6、集中式刷新，分布式刷新 7、（1—2—9）×231、 2—41、
8、先进先出算法（FIFO），近期最少使用算法（LRU），
9、操作码，地址码 10、集中式， 分布式
三、简答题：（每题5分，共15分）
1、CPU有以下寄存器：①指令寄存器（IR）：用来保存当前正在执行的一条指令。②程序计数器（PC）：用来确定下一条指令的地址。③地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。④缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。<2>补偿CPU和内存、外围设备之间在操作速度上的差别。<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。⑤通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。⑥状态条件寄存器（PSW）：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。
2、RISC是精简指令系统计算机，它有以下特点：①选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。②指令长度固定，指令格式种类少，寻址方式种类少。③只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。④大部分指令在一个机器周期内完成。⑤CPU中通用寄存器数量相当多。⑥以硬布线控制为主，不用或少用微指令码控制。⑦一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。
3、分为高速Cache——主存——辅存三级层次结构，容量从小到大，速度从高到低。
存储介质：Cache SRAM
主存 DRAM
辅存 磁表面存储器
四、综合题：（共45分）
1、（本题8分）
原码：11111011 反码： 10000100 补码： 10000101 移码：00000101
2、（本题10分）
（1）、3500H （2）、2800H （3）、002BH （4）、2600H （5）、452BH
3、（本题6分）（1）、8 片 （2）、13条， 11条，
4、（本题6分）解： 因为 Dr = r×N r = 3000转/分 = 50转/秒
所以 N = Dr/r = （175000B/s） / （50/s）= 3500B
磁盘总容量 = 3500B×220×2 = 1540000B=1.54MB
5、（本题15分）
(1) 阶码： 11010 尾数 ：11000000 （均为补码）
(2) 阶码： 11010 （补码） 尾数： 11100100 （原码）（计算过程略）

计算机组成原理试卷4

一、选择题（本大题共10 小题。每小题2 分，共20分。）
1.计算机的软件系统按功能的不同可分为（ ）两大类。
① 操作系统和应用软件 ② 系统软件和应用软件
③ 通用软件和实用软件 ④ 操作系统和实用程序
2.运算器一次能运算的二进制数的最多位数，称为（ ），它与CPU内通用寄存器的位数、CPU内部数据总线的宽度有关。
① 字节 ② 机器字长
③ 指令字长 ④ 微指令长度
3.已知X=10101100，Y=01010011，则逻辑异或X⊕Y的结果为（ ）。
① 11111111 ② 01010011 ③ 00000000 ④ 10101100
4.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是（ ）。
① 00111 1100010 ② 00111 0100010 ③ 01000 0010001 ④ 发生溢出
5.若某个SRAM芯片共有16个地址引脚，16个数据引脚，则该芯片的存储容量为（ ）。
① 16KB ② 32KB ③ 64KB ④ 128KB
6.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。
① 指令操作码的译码结果 ② 指令和数据的寻址方式
③ 指令周期的不同阶段 ④ 指令和数据所在的存储单元
7.设某计算机有100条不同功能的指令，若采用固定长度操作码编码，则操作码的长度至少应占（ ）位。
① 4 ② 6 ③ 7 ④ 8
8.下面哪一个不属于控制器的组成部分。（ ）
① 时序产生器 ② 指令寄存器 ③ 程序计数器 ④ 算术逻辑运算单元
9.保存当前正在执行指令的指令代码的寄存器为（ ）。
① 程序计数器PC ② 指令寄存器IR ③ 地址寄存器AR ④ 数据缓冲器DR
10.双总线结构计算机中采用的双总线是指（ ）。
① 系统总线和存储总线 ② 内部总线和外部总线
③ 机内总线和机外总线 ④ 串行总线和并行总线
二、填空题（本大题共10 小题。每小题2 分，共20分。）
1.用一台40MHz处理机执行标准测试程序，若程序在处理机上运行所获得的有效CPI为1.55CPI，则相应的MIPS速率为 MIPS。
2.若 11011010，则 ， 。
3.存储器按存储介质的不同可分为半导体存储器、 和 两种。
4.设主存储器容量为256字，字长为32位，模块数m=4，用交叉方式进行组织。主存储器的存储周期T=200ns，数据总线宽度为32位，总线传送周期τ=50ns。若按地址顺序连续读取4个字，则交叉存储器的带宽为 Mb/s。
5.某指令系统共分三类，即二地址指令、一地址指令和零地址指令，各类指令为定长（16
位），地址字段均占6位，除二地址指令的操作码为4位外，其余二类指令的操作码采用
扩展方式构成，现已设计出一地址指令300条，则二地址指令最多能设计出 条。
6.若操作数在寄存器中，为 寻址方式；若操作数在指令中，为 寻址方式。
7.CPU的四个基本功能包括指令控制、 、 和数据加工。
8.已知某处理机的微指令格式中操作控制字段由5个分离的控制字段组成，这5个字段分别占用3、2、4、3、2位，如果微命令的编码采用编码表示法，则该微指令最多能表示 个微命令。
9.在三种集中式总线仲裁方式中， 方式对电路的故障最敏感， 方式的响应速度最快。
10.在输入/输出系统的四种典型数据传送控制方式中，程序查询方式和 主要由CPU执行程序来完成I/O操作，而DMA方式和 主要由专用硬件来完成I/O操作。
三、计算题（本大题共2小题，每小题8分，共16分）
1.已知x=0.10011，y=-0.11010，写出[x]补和[y]补，用变形补码计算x+y，同时指出结果是否发生溢出。
2.已知x=-1010011001，y=10101，用原码阵列除法器计算x÷y。（要求写出完整的计算过程）
四、简单应用题（本大题共3小题，每小题10分，共30分）
1.某32位计算机系统采用半导体存储器，其地址码是32位，若使用4M×8位的DRAM芯片组成64MB主存，并采用内存条的形式，问：
（1）若每个内存条为4M×32位，共需要多少内存条？
（2）每个内存条内共有多少片DRAM芯片？
（3）主存需要多少DRAM芯片？
2.设有一台计算机，其指令长度为16位，有一类RS型指令的格式如下：

其中，OP为操作码，占6位；R为寄存器编号，占2位，可访问4个不同的通用寄存器；MOD为寻址方式，占2位，与形式地址A一起决定源操作数，规定如下：
MOD=00，为立即寻址，A为立即数；
MOD=01，为相对寻址，A为位移量；
MOD=10，为变址寻址，A为位移量。
如下图所示，假定要执行的指令为加法指令，存放在1000H单元中，形式地址A的编码为02H，其中H表示十六进制数。该指令执行前存储器和寄存器的存储情况如下图所示，假定此加法指令的两个源操作数中一个来自于形式地址A或者主存，另一个来自于目的寄存器R0，并且加法的结果一定存放在目的寄存器R0中。

在以下几种情况下，该指令执行后，R0和PC的内容为多少？
(1)若MOD=00，(R0)=         ；
(2)若MOD=01，(R0)=         ；
(3)若MOD=10，(R0)=         ；(PC)=         。

3.在一个计算机系统中假设采用DMA控制器进行输入输出操作，假定DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期。硬盘的传输速率为2MB/s并采用DMA。如果平均传输的数据长度为4KB，问在硬盘工作时50MHz的处理器将用多少时间比率进行输入输出操作，忽略DMA申请使用总线的影响。
五、综合应用题（本大题共1小题，共14分）
某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1)，R0”的功能为(R0)＋((R1))→(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

参考答案
一、单项选择题(本大题共10小题，每小题2分，共20分。)

二、填空题(本大题共10小题，每小题2分，共20分。)

1. 25.8

2. 10110100；11101101

3. 磁表面存储器；光盘存储器（位置可互换）

4. 366

5. 11

6. 寄存器（或寄存器直接）；立即

7. 操作控制；时间控制（位置可互换）

8. 35

9. 链式查询；独立请求

10. 程序中断方式；通道方式
    三、计算题（本大题共2小题，每小题8分，共16分）

故得    商q=011111
        余数r=001110
所以    [x÷y]原=111111
        [余数]原=101110                   （0.5分）
即      x÷y=-11111，余数=-01110          （0.5分）

四、简单应用题（本大题共3小题，每小题10分，共30分）
1.（1） （4分）
（2） （4分）
（3） （2分）
2.(1)(R0)= 0102H ； （3分）
(2)(R0)= 1300H ； （3分）
(3)(R0)= 3100H ； （2分）
(PC)= 1001H 。 （2分）
3.每次DMA传输占用的时间为：
4KB/2MB＝0.002秒 （4分）
所以如果磁盘不断进行传输，需要的时钟周期数为：
（1000＋500）/0.002＝750000时钟周期 （4分）
占用的CPU时间比率为：
750000/（50×1000000）＝1.5％ （2分）
五、综合应用题（本大题共1小题，共14分）

计算机组成原理试卷5

一、单项选择题(本大题共10小题，每小题2分，共20分。)
1.世界上第一台存储程序计算机于（ ）年诞生。
① 1946 ② 1950 ③ 1965 ④ 1968
2.某计算机字长为32位，其中数符占1位，尾数占31位，若用原码定点整数表示，则该数所能表示的最大正数和最小负数分别为（ ）。
①1-2-31；-(1-2-31) ② 1-2-32；-(1-2-32)
③ 231-1；-(231-1) ④ 232-1；-(232-1)
3.存取时间指的是（ ）。
① 从启动一次存储器操作到完成该操作所经历的时间。
② 存储器的读出时间
③ 存储器的写入时间
④ 连续启动两次读操作所需间隔的最小时间。
4.双端口存储器之所以能高速进行读/写，是因为采用了（ ）
① 高速芯片 ② 两套相互独立的读写电路 ③ 流水技术 ④ 新型器件
5.指令的地址字段指出的不是操作数的地址，而是操作数本身，这种寻址方式称为（ ）。
① 隐含寻址 ② 顺序寻址 ③ 跳跃寻址 ④ 立即寻址
6.指令寄存器的作用是下列哪一个（ ）。
① 保存当前正在执行的指令
② 跟踪后继指令地址
③ 保存处理器的状态信息和中断优先级
④ 保存CPU当前所访问的主存单元的地址
7.下列哪个是同步传输的特点（ ）。
① 需要应答信号 ② 各部件的存取时间比较接近
③ 总线长度较长 ④ 总线周期长度可变
8.下列部件中不属于控制器的部件是（ ）。
① 指令寄存器
② 操作控制器
③ 程序计数器
④ 状态条件寄存器
9.可一次性编程的只读存储器是（ ）。
① ROM ② PROM ③ EPROM ④ EEPROM
10.下列各条中，不属于微指令结构设计所追求的目标的是（ ）。
① 提高微程序的执行速度
② 提高微程序设计的灵活性
③ 缩短微指令的长度
④ 增大控制存储器的容量
二、填空题（本大题共10 小题。每小题2 分，共20分。）
1.符号位和数值位一起编码表示的数称为 或 。
2.设阶码和尾数各为4位（各包含1位符号位），都用补码表示，则规格化浮点数所能表示的最小负数为 （用十进制数表示）和最大负数为 （用十进制数表示）。
3.反映主存储器速度的性能指标主要是 、存取时间和 。
4.指令的寻址方式有两种，一种是 方式，另一种是 方式。
5.在微程序设计技术中，微地址的形成方法主要有 和 两种。
6.如果一个总线时钟周期中并行传送64位数据，总线时钟频率为66MHz，则其总线带宽为
Mb/s。
7.在计算机系统中，总线传输数据的方式主要有三种，即：串行方式、 和 。
8.一个SRAM存储器由 、读写电路、 和控制电路组成。
9.存储器的地址译码方式有两种，分别是 和 。
10.I/O设备的端口有两种编址方式，即 和 ，前者为存储器映射方式，后者为I/O映射方式。
三、计算题（本大题共2小题，每小题8分，共16分）
1.为了便于软件移植，按IEEE754标准，32位浮点数的标准格式如下：

一个规格化的32位浮点数x的真值可表示为： ， 
若浮点数x的IEEE754标准存储格式为(41360000)16，求其浮点数的十进制数值。

2.已知[x]补=0.1010，[y]补=1.1010，请根据直接补码阵列乘法器的计算步骤求[x×y]补。
四、简单应用题（本大题共3小题，每小题10分，共30分）
1.CPU的地址总线为16根(A15～A0，A0为低位)，双向数据总线为8根(D7～D0)，控制总线中与主存有关的信号有 （允许访存，低电平有效）。R/ （高电平为读命令，低电平为写命令）。使用4K×4位的SRAM芯片，设计一个存储容量为16K×8位的主存储器，画出主存储器与CPU的连接图。
2.设某类指令格式如下所示，其中OP为操作码字段，试分析指令格式的特点。

3.在程序查询方式输入输出的系统中，有三个不同的外围设备。假定一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。求CPU在以下三种情况下为输入输出查询所花费的时间比率（百分率），假定进行足够的查询以避免数据丢失。
（1）鼠标器必须在每秒钟进行30次查询。
（2）软盘和CPU的数据传输以16位为单位进行，数据传输速率为50KB/s。
（3）硬盘传输数据以32位的字为单位，传输速率为2MB/s。
五、综合应用题（本大题共1小题，共14分）
如下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受 信号控制)，它既存放指令又存放数据，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路，它相当于两条总线之间的桥。另外，线上标注有小圈表示有控制信号，例如yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。另外，当Ri有效时，根据目的寄存器Rd的编码决定R0i、R1i、R2i、R3i中哪一个控制信号有效，当Ro有效时，根据源寄存器Rs和目的寄存器Rd的编码决定R0o、R1o、R2o、R3o中哪一个控制信号有效。
“STA Rs，（Rd）”指令的含义是将寄存器Rs的内容传送至（Rd）为地址的主存单元中，画出其指令周期流程图，并列出相应的微操作控制信号序列。

参考答案
一、单项选择题(本大题共10小题，每小题2分，共20分。)

二、填空题(本大题共10小题，每小题2分，共20分。)

1. 机器数；机器码（位置可互换）

2. －27；－（2-1＋2-3）×2-8

3. 存储周期、存储器带宽（位置可互换）

4. 顺序寻址；跳跃寻址（位置可互换）

5. 计数器方式；多路转移方式（位置可互换）

6. 4124

7. 并行方式；复合方式（位置可互换）

8. 存储体、地址译码电路（位置可互换）

9. 单译码方式；双译码方式（位置可互换）
   10.统一编址；独立编址（位置可互换）
   三、计算题（本大题共2小题，每小题8分，共16分）

四、简单应用题（本大题共3小题，每小题10分，共30分）
1.所需芯片数为
（片） （4分）
设计主存储器时先将8片SRAM芯片分成四组（每组两片），每组中的两片SRAM芯片进行位扩展，然后再将四个芯片组进行字扩展。
主存储器与CPU的连接如下图所示。（6分）

2.指令格式与寻址方式特点如下：
双字长二地址指令；（3分）
操作码字段OP为6位，最多可以设计64条不同功能的指令；（3分）
一个源操作数来自于通用寄存器（可分别指定16个通用寄存器），另一个源操作数来自于存储器且采用变址寻址，操作数在存储单元的有效地址等于变址寄存器（可分别指定16个变址寄存器）的内容加上位移量，所以该类指令为RS型。（2分）
这类指令结构常用于对存储器的访问。（2分）
3. （1）对于鼠标器，每秒查询的时钟周期数为：
30×100=3000时钟周期/秒 （2分）
占用的CPU时间比率为：
3000/（50×1000000）=0.006% （1分）
（2）对于软盘，每秒查询的时钟周期数为：
50KB/2B×100=2560000时钟周期/秒 （2分）
占用的CPU时间比率为：
2560000/（50×1000000）=5.12% （2分）
（3）对于硬盘，每秒查询的时钟周期数为：
2MB/4B×100=52400000时钟周期/秒 （2分）
占用的CPU时间比率为：
52400000/（50×1000000）≈105% （1分）
五、综合应用题（本大题共1小题，共14分）
“STA Rs,(Rd)”的指令周期流程图如下：

计算机组成原理试卷7

一． 选择题 (每小题1分，共10分)
1． 计算机系统中的存贮器系统是指______。
A RAM存贮器
B ROM存贮器
C 主存贮器
D 主存贮器和外存贮器
2． 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。
A +（1 – 2-32） B +（1 – 2-31） C 2-32 D 2-31
3． 算术 / 逻辑运算单元74181ALU可完成______。
A 16种算术运算功能
B 16种逻辑运算功能
C 16种算术运算功能和16种逻辑运算功能
D 4位乘法运算和除法运算功能
4． 存储单元是指______。
A 存放一个二进制信息位的存贮元
B 存放一个机器字的所有存贮元集合
C 存放一个字节的所有存贮元集合
D 存放两个字节的所有存贮元集合；
5． 相联存贮器是按______进行寻址的存贮器。
A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式
6． 变址寻址方式中，操作数的有效地址等于______。
A 基值寄存器内容加上形式地址（位移量）
B 堆栈指示器内容加上形式地址（位移量）
C 变址寄存器内容加上形式地址（位移量）
D 程序记数器内容加上形式地址（位移量）
7． 以下叙述中正确描述的句子是：______。
A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作
B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作
C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作
D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作
8． 计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量
B 提高了信息传输的速度
C 减少了信息传输线的条数
D 加重了CPU的工作量
9． 带有处理器的设备一般称为______设备。
A 智能化 B 交互式 C 远程通信 D 过程控制
10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数
据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N
个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每
秒______次中断请求。
A．N / （NX + Y） B. N / （X + Y）N C .min[1 / X ,1 / Y] D. max[1 / X ,1 / Y]
二． 填空题（每小题3分，共24分）
1．存储A.______并按B.______顺序执行，这是C.______型计算机的工作原理。
2．移码表示法主要用于表示A.______数的阶码E，以利于比较两个B.______的大小和
C.______操作。
3．闪速存储器能提供高性能、低功耗、高可靠性及A.______能力，为现有的B.______体
系结构带来巨大变化，因此作为C.______用于便携式电脑中。
4．寻址方式按操作数的A.______位置不同，多使用B.______和C.______型,前者比后者执
行速度快。
5．微程序设计技术是利用A.______方法设计B.______的一门技术。具有规整性、可维护
性、C .______等一系列优点。
6．衡量总线性能的重要指标是A.______，它定义为总线本身所能达到的最高B.______。PCI
总线的带宽可达C.______。
7．显示适配器作为CRT和CPU的接口，由A. ______存储器，B. ______控制器，C. ______
三部分组成。
8．DMA技术的出现使得A. ______可通过B. ______直接访问C. ______。
三． 应用题

1. （11分）设机器字长32位，定点表示，尾数31位，数符1位，问：
   （1） 定点原码整数表示时，最大正数是多少？最大负数是多少？
   （2） 定点原码小数表示时，最大正数是多少？最大负数是多少？

2. （11分）设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期τ = 50ns .问顺序存储器和交叉存储器的带宽各是多少？

3. （11分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。
   31 26 22 18 17 16 15 0

4. （11分）已知某机采用微程序控制方式，其存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：

←操作控制→ ←—————— 顺序控制 ————————→

（1） 微指令中的三个字段分别应多少位？
（2） 画出对应这种微指令格式的微程序控制器逻辑框图。
5． （11分）画出PCI总线结构图，说明三种桥的功能。
6． （11分）某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲寄存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图B1.1所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：
（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。
（2） 中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。
请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两
种方式下的工作原理。

                                      图B1.1 

参考答案
一． 选择题
1. D 2. B 3. C 4. B 5. C 6. C 7. A、D 8. C 9. A 10. A
二． 填空题

1. A.程序 B.地址 C.冯·诺依曼

2. A.浮点 B.指数 C.对阶

3. A. 瞬时启动 B.存储器 C.固态盘

4. A.物理 B.RR C.RS

5. A.软件 B.操作控制 C.灵活性

6. A.总线带宽 B.传输速率 C.264MB / S

7. A.刷新 B.显示 C.ROM BIOS

8. A.外围设备 B.DMA控制器 C.内存
   三． 应用题

9. 解：（1）定点原码整数表示：
   最大正数：

             数值 = （231 – 1）10
   

   最大负数：
   数值 = -（231 – 1）10
   （2）定点原码小数表示：
   最大正数值 = （1 – 2-31 ）10
   最大负数值 = -（1 – 2-31 ）10

10. 解：信息总量： q = 64位 ×4 =256位
    顺序存储器和交叉存储器读出4个字的时间分别是：
    t2 = m T = 4×200ns =8×10 –7 (s)
    t1 = T + (m – 1)τ = 200 + 3×50 = 3.5 ×10 –7 (s)
    顺序存储器带宽是：
    W1 = q / t2 = 32 ×107 （位/ S）
    交叉存储器带宽是：
    W2 = q / t1 = 73 ×107 （位/ S）

11. 解：（1）操作码字段为6位，可指定 26 = 64种操作，即64条指令。
    （2）单字长（32）二地址指令。
    （3）一个操作数在原寄存器（共16个），另一个操作数在存储器中（由变址寄
    存器内容 + 偏移量决定），所以是RS型指令。
    （4）这种指令结构用于访问存储器。

12. 解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件， 故该字段为4位，（如采用字段译码只需3位），下地址字段为9位，因为控制容量为512单元，微命令字段是（ 48 – 4 - 9 ）= 35 位。
    （2）对应上述微指令格式的微程序控制器逻辑框图B1.2如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。
    图B1.2

13. 解：PCI总线结构框图如图B1.3所示：

                             图.B1.3
    

PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用：
（1） 它连接两条总线，使总线间相互通信。
（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。
（3） 利用桥可以实现总线间的卒发式传送。
6. 解：数据采集接口方案设计如图B1.4所示。
现结合两种工作方式说明上述部件的工作。
（1） 定期检寻方式
主机定期以输出指令DOA、设备码；（或传送指令）送出控制字到A寄存器，其中用四位分别指定选中的缓冲寄存器（四个B寄存器分别与四个采集器相应）。然后，主机以输入指令DIA、设备码；（或传送指令）取走数据。
（2） 中断方式
比较结果形成状态字A’ ，共8位，每二位表示一个采集器状态：00 正常 ，01 过低 ，10 过高。有任一处不正常（A’ 中有一位以上为“1”）都将通过中断请求逻辑（内含请求触发器、屏蔽触发器）发出中断请求。中断响应后，服务程序以DIA、设备码；或传送指令）取走状态字。可判明有几处采集数据越限、是过高或过低，从而转入相应处理。

                                   图B1.4

我是罡罡同学，一位初入网安的小白。☜(ˆ▽ˆ)
（疯狂暗示 点赞 ！关注！转发 ！！！ 点赞 ！关注！转发 ！！！）

 * 您的支持是罡罡同学前进的最大动力！