Verilog Test Fixture 等待语句

1、延时等待

        

#<delay_time>;

2、无限等待

forever
begin
    #1000    ;
end

3、变换等待

@( <signal> );

4、边沿等待

@( posedge <signal> );
@( negedge <signal> );

5、条件等待

wait( <signal> == <value> );

6、赋值等待

        连续赋值等待语句：

assign    #<delay_time>    <signal_a> = <signal_b>    ;

        阻塞赋值等待语句：

always@()
begin
    #<delay_time>    <signal>    =    <value>    ;
end

         非阻塞赋值等待语句：

always@()
begin
    #<delay_time>    <signal>    <=    <value>    ;
end