- 博客(2)
- 收藏
- 关注
RSS订阅原创 Logic for b1 does not match a standard flip-flop
昨天在跑fpga的时候出现了这个错误。今天就来好好的谈一谈这个错误是什么意思。首先先补充几个概念，在Verilog中，reg型变量会形成一个类似于寄存器的单元。当reg出现在always语句中时，他会根据always的条件来生成对应的寄存器类型上面代码中，第一个always是沿触发，所以b1会被综合成一个沿触发的寄存器第二个always是电平触发，所以b2会被综合成一个电平触发的寄存器。下面谈一下上面那个报错，先放报错代码Logic for b1 does not match a standar
2022-06-01 09:07:15
3092
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人