大黑山妖风
码龄5年
求更新 关注
提问 私信
  • 博客:5,800
    5,800
    总访问量
  • 2
    原创
  • 5
    粉丝
  • 28
    关注
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:河南省
加入CSDN时间: 2020-05-08
博客简介:

m0_47638706的博客

查看详细资料
个人成就
  • 获得7次点赞
  • 内容获得0次评论
  • 获得12次收藏
  • 博客总排名2,077,077名
创作历程
  • 2篇
    2022年
成就勋章
TA的专栏
  • fpga
    2篇

TA关注的专栏 0

TA关注的收藏夹 0

TA关注的社区 4

TA参与的活动 0

创作活动更多

王者杯·14天创作挑战营·第2期

这是一个以写作博客为目的的创作活动,旨在鼓励码龄大于4年的博主们挖掘自己的创作潜能,展现自己的写作才华。如果你是一位热爱写作的、想要展现自己创作才华的小伙伴,那么,快来参加吧!我们一起发掘写作的魅力,书写出属于我们的故事。 注: 1、参赛者可以进入活动群进行交流、分享创作心得,互相鼓励与支持(开卷),答疑及活动群请见https://bbs.csdn.net/topics/619735097 2、文章质量分查询:https://www.csdn.net/qc 我们诚挚邀请你们参加为期14天的创作挑战赛!

60人参与 去参加
  • 最近
  • 文章
  • 专栏
  • 代码仓
  • 资源
  • 收藏
  • 关注/订阅/互动
更多
  • 最近

  • 文章

  • 专栏

  • 代码仓

  • 资源

  • 收藏

  • 关注/订阅/互动

  • 社区

  • 帖子

  • 问答

  • 课程

  • 视频

搜索 取消

verilog基础语法(可综合部分)第一讲 变量类型

从RTL的角度来理解什么是reg wire 以及=和
原创
发布博客 2022.06.01 ·
1605 阅读 ·
0 点赞 ·
0 评论 ·
4 收藏

Logic for b1 does not match a standard flip-flop

昨天在跑fpga的时候出现了这个错误。今天就来好好的谈一谈这个错误是什么意思。首先先补充几个概念,在Verilog中,reg型变量会形成一个类似于寄存器的单元。当reg出现在always语句中时,他会根据always的条件来生成对应的寄存器类型上面代码中,第一个always是沿触发,所以b1会被综合成一个沿触发的寄存器第二个always是电平触发,所以b2会被综合成一个电平触发的寄存器。下面谈一下上面那个报错,先放报错代码Logic for b1 does not match a standar
原创
发布博客 2022.06.01 ·
4195 阅读 ·
7 点赞 ·
0 评论 ·
8 收藏