- 博客(1)
- 收藏
- 关注
原创 HDLbits——记录学习答案
Preblem 26: alwaysblock1 // synthesis verilog_input_version verilog_2001 module top_module( input a, input b, output wire out_assign, output wire out_alwaysblock ); assign out_assign = a & b; assign out_alwaysblock = a & b;
2021-08-07 21:42:03
196
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人