组合逻辑电路

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

前言

一、组合逻辑电路是什么？

组合逻辑一般指的是一些门电路或选择器、比较器一起组成的逻辑。

二、组合逻辑电路的特点？

组合逻辑电路在逻辑功能上的特点是：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。
组合逻辑电路没有记忆功能，没有反馈环路。

三、组合逻辑电路的一般分析方法

1.组合逻辑电路图
2.列出逻辑表达式（由输入逐级向后推）
3.求标准或简化表达式
4.列出相应的真值表
5.判断电路功能

四、组合逻辑时序问题

（1）组合逻辑是有时间延迟的。
（2）典型的模块设计是由组合逻辑和时序逻辑构成的，组合逻辑一般位于寄存器之间，

如果组合逻辑总的延迟之和（tDELAY）大于一个时钟周期，那么组合逻辑后级寄存器就会采样失败。
（3）在时序分析概念里面，典型的时序问题都是组合逻辑级数太长引起的。优化方案：第一减少逻辑级数，第二在组合逻辑中间插一级或多级寄存器来减少组合逻辑的延迟。
（4）在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，产生“竞争冒险”，往往会出现一些不正确的尖峰信号，这些尖峰信号称为“毛刺”。

五、总结

常用三种方法：
1.组合逻辑输出加寄存器。
原理：用一个寄存器去读带毛刺的信号，利用寄存器对输入信号的毛刺不敏感的特点去除信号中的毛刺，寄存器一般只在时钟跳变沿对输入信号敏感。
2.信号同步法
由于大多数毛刺都比较端，大概几个纳秒，只要毛刺不出现在始终跳变沿，毛刺就不会对系统造成危害了。做到真正的“同步”去除毛刺信号的关键就是保证在时钟的跳变沿读取的数据是稳定的数据而不是毛刺数据。
（1）信号延时同步法（包括数据延迟或时钟延迟）
（2）状态机控制
3.格雷码计数器
使用格雷码计数器将避免毛刺的出现，因为格雷码计数器的输出每次只有一位在跳变。