- 博客(1)
- 收藏
- 关注
原创 2021-09-01
FPGA的verilog实现自动售货机带找零。 该售货机的商品每件都是2.5元,每次只能投入1元或者0.5元,若投入3元时,可设找零状态。 首先设六个状态,分别为0状态,0.5元,1元,1.5元,2元,找0状态。 代码如下:module fsm( input wire rst_n, input wire clk, input wire [1:0]money, output reg cola, output reg _five ); reg [5:0]state; par
2021-09-01 11:26:20 73
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人