计组复习模考

m0_51274449

于 2023-06-19 11:48:47 发布

阅读量394

点赞数

文章标签：笔记

本文链接：https://blog.csdn.net/m0_51274449/article/details/131284586

版权

期末模考

开始时间2023/05/30 19:00:00

结束时间2023/05/30 21:00:00

答题时长120分钟

答卷类型标准答案

总分100

单选题得分：暂无总分：9

2-1

（本题考查课程目标2）

某计算机有 16 个通用寄存器，采用 32 位定长指令字，操作码字段（含寻址方式位）为 8 位，Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store 指令中偏移量的取值范围是（）。

(3分)

-32767 ~ +32768

-32768 ~ +32767

-65535 ~ +65536

-65536 ~ +65535

2-2

（本题考查课程目标2）

一个 16K*32位的SRAM存储芯片，其内部采用位数相同的行列地址译码器，则其内部译码输出线的总量为（）。

(3分)

214

216

2-3

（本题考查课程目标2）

一个 16K*32位的SRAM存储芯片，其数据线和地址线之和为（）。

(3分)

填空题得分：暂无总分：84

4-1

（本题考查课程目标2）

某机字长16位，指令16位，定长指令；指令ADD (R1)，R0的功能为(R0)+((R1))→(R1)，即将R0中数据与R1内容所指向的主存单元的数据相加，并将结果送入R1内容所指向的主存单元中；数据通路图中控制信号为1表示有效，假设MAR输出一直处于使能状态。

问题1【第0空】：取指令阶段（包括指令译码）共需要(2分)个节拍（时钟周期）。

问题2【C1：第1空，C2：第2、3、4空，C3：第5、6空，C6：第7空，C7：第8、9、10空，C8：第11、12空，C9：第13空，C10：第14、15空】：请补全每个节拍(时钟周期)的功能及控制信号。

时钟	功能	有效控制信号
C1	MAR←(PC)	PCout,(1分)
C2	MDR←M((1分))	(1分),(1分),PC+1
C3	(1分)←(MDR)	MDRout,(1分)
C4	指令译码	无
C5	MAR←(R1)	R1out,MARin
C6	(1分)←M(MAR)	MemR, MDRinE
C7	A←(1分)	(1分),(1分)
C8	AC←(R0)+(1分)	(1分),R0out,ACin
C9	(1分)←(AC)	ACout,MDRin
C10	(1分)←(MDR)	MDRoutE,(1分)

4-2

（本题考查课程目标2）

某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。下表给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，(x)表示寄存器x或存储单元x的内容。

该计算机采用 5 段流水方式执行指令，各流水段分别是取指（ IF ）、译码 / 读寄存器（ ID ）、执行 / 计算有效地址（ EX ）、访问存储器（ M ）和结果写回寄存器（ WB ），流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

问题1【第0、1空】: 若 int 型变量x的值为-260，存放在寄存器R1中，则寄存器R1中的值为0x(2分)（仅填阿拉伯数字和大写字母，下同）；执行指令“ SHL R1 ” 后，R1的值为0x(2分)。

问题2【第2空】:若某个时间段中，有连续的50条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这 50条指令需要(2分)个时钟周期。

问题3【第3、4空】: 若高级语言程序中某赋值语句为 x=a+b ， x 、 a 和 b 均为 int 型变量，它们的存储单元地址分别表示为 [x] 、 [a] 和 [b] 。该语句对应的指令序列及其在指令流水线中的执行过程如下图所示。

则这 4 条指令执行过程中， I3 的 ID 段被阻塞的原因是(2分)冲突，I4的IF段被阻塞的原因是(2分)冲突。

问题4【第5、6空】：若高级语言程序中某赋值语句为 x=x*2+a ， x 和 a 均为 unsigned int 类型变量，它们的存储单元地址分别表示为 [x] 、 [a] ，并且同一个寄存器的读和写操作可以在同一个时钟周期内进行，则至少需要编译出(2分)条汇编指令（限填阿拉伯数字），执行这条语句至少需要(2分)个时钟周期。

4-3

（本题考查课程目标2）

某计算机系统采用32位单字长定长指令，最多具有3个地址码字段，每个地址码字段位宽为8位。假设扩展操作码指令系统中有三地址指令254条、双地址指令511条、单地址指令245条，则该指令系统最多可以设计(3分)条零地址指令（仅填数字即可）。

4-4

（本题考查课程目标2）

某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234FF00H，该操作数采用基址寻址方式，形式地址（用补码表示）为FF12H，基址寄存器的内容为F0000000H，则该操作数的 LSB（最低有效字节）所在的地址是0x(4分)（限填大写字母、阿拉伯数字）。

4-5

（本题考查课程目标2）

某计算机字长64位，采用三地址指令，支持8种寻址操作，完成112种操作，各寻址方式均可在64K主存范围内取得操作数，并可在32K范围内保存运算结果。则该计算机指令字长最少应为(3分)位；执行一条指令最多要访问(3分)次主存（限填阿拉伯数字）。

4-6

（本题考查课程目标2）

已知某系统如下图所示，Setup Time=3ns，Hold Time=3ns，Clk_to_Q =3ns，Adder Delay=5ns。则该系统的关键路径延迟为(2分)ns，输出寄存器最大Hold Time为(2分)ns。

4-7

（本题考查课程目标2）

某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int 型和 short型长度分别为32 位和16 位，并且数据按边界对齐存储。某C 语言程序段如下：

struct{ int a; char b; short c; } record;

record.a=273;

若record变量的首地址为0xC008，则地址0xC008 中内容为0x(3分)，record.c的地址为0x(3分)（限填大写字母、阿拉伯数字）。

4-8

（本题考查课程目标2）

某计算机字长为16位，主存地址空间大小为8GB，按字编址。采用单字长指令格式，指令各字段定义如下图所示：

转移地址采用相对寻址方式，相对偏移量用补码表示。寻址方式如下表所示：

问题1【第0、1、2、3空】: 该指令系统最多可有(1分)条指令，该计算机最多有(1分)个通用寄存器，存储器地址寄存器MAR至少需要(2分)位，存储器数据寄存器MDR至少需要(1分)位。

问题2【第4空】: 转移指令的目标地址范围是0x0000~0x(1分)。（用十六进制表示,仅限填数字和大写字母，问题3也适用该限制规则）。

问题3【第5空】: 若操作码1101B表示加法操作，助记符为add，寄存器R4，R5的编号分别为100B和101B，R4的内容为0x1234，R5的内容为0x5678，地址0x1234中的内容为0x5678，地址0x5678中的内容为0x1234，则汇编语句add (R4),(R5)+ 逗号前为源操作数，逗号后为目的操作数，对应的机器码是0x(2分)。

【第6、7、8、9空】该指令执行以后，寄存器(2分)和存储单元0x(1分)号单元的内容会发生改变，改变后的内容分别为是0x(2分)和0x(2分)。

4-9

（本题考查课程目标3）

》. 下载附件，认真阅读2022年《中国科学：信息科学》的综述文献《计算体系架构研究综述与思考》全文。本题提供了从知网下载的PDF版以及使用WPS直接转换后的WORD版（两者页码可能不一致）。

计算体系架构研究综述与思考_高彦钊.pdf

计算体系架构研究综述与思考_高彦钊.docx

》. 考生需快速阅读文献，依据题目要求定位到相关段落，使用原文中的词汇进行填空，使得总结性文字大意与原文保持不变。【填写限制：每空只能从原文中提取词汇(包括字母的大小写)作为答案，最多4个汉字，或最多6个英文字符或者数字，不出现中英文混搭的情况】

【第0空】早期的自动化计算机为特定功能而设计，如电子计算机ABC用于解算复杂数学方程。1946年(1分)的诞生开启了计算自动化革命。之后自动化计算和智能化计算取得几十年的发展，推动人类社会进步。

【第1空】早在1945年，冯诺依曼与戈德斯坦等发表了著名的"101页报告"，提出了冯诺依曼计算架构，属于通用电子计算机的设计模型。该架构将计算机分为存储器、算术逻辑单元、控制单元、输入设备和输出设备，并通过不同的(1分)设计实现多功能和高灵活性。冯诺依曼架构的出现改变了早期计算机的固定功能限制，对后世产生了深远影响。

【第2空】冯诺依曼体系架构采用了数据与指令无差别存放的形式，并采用控制器和数据通路的协作实现了程序控制下的计算过程。随着体系架构的不断演进，之后出现了将数据与指令存储在不同空间的(1分)架构。

【第3空】 1959年，基尔比和诺伊斯在德州仪器公司发明了现代集成电路。现代集成电路推动了通用处理器计算性能的快速提升，同时专用集成电路（ASIC）崛起。与通用处理器相比，ASIC具有(1分)定制、高效计算和低功耗等优势，在多个领域广泛应用。

【第4空】近年来因计算数据爆炸增长、应用需求多样、便携设备广泛应用，而制程工艺发展放缓，人们开始探索新的发展方向。在通用计算与专用计算发展时期，中国研究团队率先提出了拟态计算的概念，并于(1分)年成功研制出世界首台拟态计算机。

【第5、6空】从宏观层面来看，不仅是计算重心发生了多个阶段的变化，就连计算机系统设计中心也大致经历了三个阶段。例如1971年, 由英特尔 (Intel) 公司研发的世界上首款微处理器诞生, 运算器与控制器合二为一。在差距还不足够大的情况下, 人们会涉及增加片上(1分)的大小、提高片外存储带宽等。但处理器性能提升仍然是研究的主要焦点，而存储器的设计目标是突破(1分)的最大值和成本的最小值，导致工业界也划分为了两个明显的阵营, 从设计方法、设计目标, 以及生产工艺等方面有着明显的差别。

【第7、8空】从计算驱动方式上看计算机体系结构，主要包括指令流驱动、数据流驱动、配置流与数据流共同驱动, 以及事件驱动。其中，指令流驱动中代表复杂指令集（CISC）面临多个问题。它可以减小高级语言和机器指令之间的语义差距，但需要增加硬件复杂度和多周期执行；微程序可以提高代码密度，但与超大规模集成电路中采用(1分)控制逻辑的现实不符；为了保持向后兼容性，复杂指令集保留了过时的定义，导致指令集冗余和应用开发门槛增加。为减少复杂指令集冗余臃肿、结构复杂等弊端问题, 研究者秉承简单设计哲学，提出精简指令集的概念，到目前为止它已经迭代发展了5代, 被称为“(1分)”。

【第9、10空】从计算核心构成形式看计算机体系架构, 现代计算机体系架构在计算核心构成方面有着显著的变革。一方面，采用借鉴数据流驱动计算思想的流处理模式拥有大量内核和(1分)计算模式，尽管工作时钟频率较低。另一方面，充分利用各类异构处理器的优势，将适用的应用程序部署到相应的处理器上，以释放处理器的最大潜力，以追求系统的最佳性能，例如在(1分)年召开的计算机体系结构国际研讨会(ISCA)IBM POWER9 和 z15 芯片上集成了一块专门用于数据压缩的加速器 NXU, 能够将数据压缩速度, 进而提高芯片处理速度, 并且只占用很小的芯片面积。

【第11、12空】而上述无论是通用计算体系架构还是专用集成电路，无论采用指令流驱动还是数据流驱动计算方式，底层硬件逻辑架构都是固定不变的。计算过程中，指令流方式按顺序下发指令完成计算，而数据流方式按顺序处理数据完成计算。因为硬件逻辑结构固定，只能以应用适配。例如指令流驱动计算可以划分为五个步骤，即从最开始的取出指令到最后的(1分)阶段，计算效率较低。直到20世纪90年代，人们使用高灵活性的细粒度通用可重构器件和高效性的基于逻辑门的功能定义设备(1分)，作为主要计算部件设计面向应用的计算设备。随着它的应用日益广泛，缺点也逐渐显现出来，于是人们开始探索新的可重构计算技术途径, 粗粒度可重构计算架构 (CGRA) 逐步发展起来。

【第13、14空】当下随着信息革命时代的到来, 数据量呈爆炸式增长趋势, 针对不同应用任务, 各类算法层出不穷, 嵌入式设备、边缘终端与移动终端广泛应用, 对计算系统提出了更高的要求。从计算需求角度来看, 不论是(1分)技术还是人工智能技术, 待处理数据量均呈大幅增长趋势, 从数据中快速挖掘出感兴趣的信息难度越来越大。在未来，国内外研究人员提出面向特定应用领域的(1分)计算体系架构已经成为未来计算体系架构演进的重要方向，作者也为后续该类体系架构的研究与发展提出了一条可行的技术途径。