m0_51606131的博客

转载 vscode配置iverilog时模块实例化报错，include模块文件后仍然报错无法include文件

按照网上设置方法设置后发现在vscode中还是无法使用插件Verilog-HDL/SystemVerilog/Bluespec SystemVerilog调用iverilog自动检错。各种软件设置环境有时出现小问题但无法解决总令人很抓狂，很多时候在网上看到别人输出的解决方案，很是节省了时间。因此，虽然这是个很小的点，希望有用。还需再设置Verilog >Linting lverilog: Run At File Location，，，，即可。