vscode配置iverilog时模块实例化报错，include模块文件后仍然报错无法include文件

发现问题
按照网上设置方法设置后发现在vscode中还是无法使用插件Verilog-HDL/SystemVerilog/Bluespec SystemVerilog调用iverilog自动检错

解决方法
这一处的设置网上都只做基本只提到这两处，分别是将工具选择为iverilog和屏蔽iverilog因为链接的报错
还需再设置Verilog >Linting lverilog: Run At File Location，，，，即可

结语
各种软件设置环境有时出现小问题但无法解决总令人很抓狂，很多时候在网上看到别人输出的解决方案，很是节省了时间。因此，虽然这是个很小的点，希望有用。
————————————————
版权声明：本文为CSDN博主「远行者223」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_42193451/article/details/127799939