1.74HC138的功能表如下表所示,请用case 语句描述该器件,并在Quartus II中进行仿真,给出仿真波形图。
代码如下:(注意特例,即当S1,S2不符合1,0 时,输出为全1)
2.设计一个比较器电路,当输入的8421BCD码大于5时输出1,否则输出0。给出Verilog源代码及仿真波形。
3.用Verilog设计一个5人表决电路,参加者5人,同意为1,不同意为0。同意过半则表决通过,亮绿灯;表决不通过则亮红灯。
4.用元件例化语句描述下图。
module test(R,A,G,z);
input R,A,G;
Output z;
and U1(selR,R,A);
and U2(selA,A,G);
and U3(selG,G,R);
not U4(notR, R);
not U5(notG,G);
not U6(notA,A);
And U7(selC,U4,U5,U6);
or U8(z,selR,selA,selG,selC)