子墨祭-CSDN博客

注：计算机安全领域中的"use-after-free"漏洞是一种常见的内存安全问题，指的是在释放（free）了某块内存后，程序继续使用了已释放的内存区域，可能导致严重的安全问题。当响应ReadClean时，使用Snoop Filter来跟踪请求者缓存状态的Home，不能基于响应请求者的状态降低Snoop Filter中缓存行的状态。在读事务中单独返回数据和响应时，TagOp字段仅在Data-only消息中适用，在Non-data响应消息中不适用，必须设置为零。Clean,Dirty的缓存行都是有效的。

2024-04-08 21:51:29 1199

原创【Verilog】工业级RTL代码风格推荐

1.使用标准 DFF 模块例化、生成寄存器。2.推荐使用Verilog中的 assign语法替代if-else 和case语法。

2024-04-07 19:45:21 1790 1

原创低功耗设计

RTL级低功耗设计

2024-03-19 20:34:49 1045

原创【SystemVerilog】结构体真是太好用了~

结构体是可以通过模块接口进行传递。

2024-03-15 22:01:30 1897

原创【CHI】Ordering保序

CHI保序

2023-11-21 00:40:46 743 1

原创【CHI】Transaction structure

【CHI-F】Transaction structure

2023-10-26 22:04:29 828

原创【CMN】Power management

PM：对HN-F内部RAM（SLC0,SLC1,SF）的不同部分使能/禁用。

2023-10-26 20:50:06 606

原创【CHI】CHI协议，transaction事务汇总

CHI给你制定了很多种（尽可能覆盖完全）场景及事务，你需要去了解，去认可，然后遵循，这就是协议。

2023-10-21 22:24:16 3355

原创【CMN】Components组件汇总

CMN的组件介绍

2023-10-20 08:15:00 1995

原创计算机组成与设计的一些概念扫盲

计算机知识扫盲。

2023-10-09 13:25:59 258

原创计算机体系结构中的8个伟大思想

时至今日，架构师在设计新处理器时仍会延续采用这些思想。

2023-10-09 12:38:17 530

原创【ARM】（1）架构简介

ARM内核与架构、演进历史、ARMv8基础知识

2023-10-06 22:52:03 3641 1

原创【FPGA项目】图像采集及显示（3）总结

总结一下，顺便聊聊项目中常用的一些调试手段。

2023-09-26 08:45:00 887

原创【FPGA项目】图像采集及显示（2）详细设计方案

上文描述了系统框图，本篇则对各个模块进行详细描述

2023-09-26 07:15:00 1593 1

原创片上网络（2）拓扑结构

片上网络的拓扑(topology)确定了网络中节点和通道之间的物理布局和连接。拓扑对网络的整体成本效率(cost-performance) 有相当重要的影响。

2023-09-19 08:45:00 1417

原创片上网络（1）概述

片上网络正迅速取代总线和矩阵开关，成为多核芯片中普遍存在的通信结构。

2023-09-15 07:00:00 504

原创【FPGA项目】进阶版沙盘演练——报文收发（报文处理、CDC、CRC）

一个实际报文收发可能会遇到的一些处理：报文处理、握手与反压、跨时钟域处理CDC、CRC校验

2023-09-14 23:30:50 1056 6

原创【FPGA项目】沙盘演练——基础版报文收发

用简单的例子带大家了解数字逻辑设计的一些基本概念

2023-09-03 10:09:57 1931 4

原创【FPGA项目】第1个项目，来点个灯吧~

来点个灯吧，照亮FPGA的学习之路。

2023-09-02 09:59:14 670 2

原创【CHI】（十四）Link Handshake

本节介绍了链接层信用证（L-Credit）机制。

2023-08-26 23:31:48 1297

原创【CHI】（十三）链路层

This chapter describes the Link layer that provides a streamlined mechanism for packet-based communication between nodes and the interconnect across links.

2023-08-22 00:10:45 1861

转载 ARM Power Management

低功耗对ARM系统来说是非常重要的设计约束。

2023-08-15 18:34:44 498

原创【CHI】（三）网络层

网络层负责确定目标节点的NodeID。

2023-08-15 06:30:00 771

原创【CHI】（一）基础概念

基于CHI issueF，CHI基础概念介绍

2023-08-09 06:00:00 1803 2

原创关于“为爱发电”的一些说明~~

专栏教学资料+工程文件

2023-08-07 22:04:24 1793 19

原创【CHI】架构介绍

Learn the architecture - Introducing AMBA CHI

2023-08-06 16:11:55 4459

原创【CHI】（六）独占访问

AMBA®5 CHI Architecture Specification IssueF

2023-08-05 23:28:33 827 3

原创【GIC】处理中断

Handling Interrupts

2023-02-08 18:00:04 1980 1

原创【GIC】配置GIC

Configuring the GIC

2023-02-07 22:10:35 1297

（精选）SoC设计方法与实现(郭炜)课件.zip

SoC设计方法与实现(郭炜)课件

2023-11-02

（精选）CHI协议，transaction事务汇总

CHI协议，transaction事务汇总： 1.部分事务分为ptl/full ，这里不做区分。 2.事务名基本可以“望文生义”，也就是我们代码所推荐的“命名即注释”。 3.部分事务的行为并不完全确定，个人推测。 4.针对request type，response type的待补充。 5.若有遗漏/错误，欢迎补充/指正。 6.更多内容，参见《AMBA 5 CHI Architecture Specification》。

2023-10-21

（特权同学）FPGA图像采集及显示工程文件

2023-09-26

（精选）FPGA接口篇配套学习工程（DDR3、GTX、Aurora、SRIO、LVDS）

FPGA接口篇配套学习工程（DDR3、GTX、Aurora、SRIO、LVDS）版本：vivado2018.3

2023-09-14

（精选）FPGA项目沙盘演练-基础版报文收发（vivado2017.4）

（详细项目内容请看对应博客正文，本资源为对应项目工程，含仿真文件）一、项目要求 1.输入报文长度64~2048字节； 2.输入报文之间最小间隔为两拍； 3.输出报文的前两拍添加16bit报文长度信息；第1拍为报文长度高8位；第2拍为报文长度低8位；第3拍开始为输入报文；二、项目方案 1. 要求输出报文，且报文输出在报文长度输出之后，所以需要先对输入报文进行缓存，根据输入报文的位宽和长度范围，此处选择合适的同步FIFO即可；（如果是IC，那么就需要自己写FIFO，可以参考本博客的FIFO介绍）这里项目提出了第1个要求，掌握FIFO的使用。 2. 要求输出报文长度，所以需要对输入报文长度进行计数，并将其缓存；此处有坑，若只用寄存器对长度进行缓存，存在被后续报文长度覆盖的风险，故需要第2个FIFO对报文长度进行缓存。 3. 要求先输出报文长度然后紧跟着输出报文，此处需要对时序进行设计，需要掌握FIFO的读写时序，需要理解fpga的时钟沿采样。理解：时钟沿采样及数据下一时钟沿变化。

2023-09-06

TA关注的人

（精选）SoC设计方法与实现(郭炜)课件.zip

（精选）CHI协议，transaction事务汇总

（特权同学）FPGA图像采集及显示工程文件

（精选）FPGA接口篇配套学习工程（DDR3、GTX、Aurora、SRIO、LVDS）

（精选）FPGA项目沙盘演练-基础版报文收发（vivado2017.4）

学习项目mod-qdr

gtx测试模块仿真tb文件

gtx测试模块top文件

gtx数据发送模块packet-send

gtx数据包接收模块packet-recv

高速接口字节对齐模块代码

LVDS sim文件-1

LVDS TX数据源产生

srio测试top文件

时钟复位模块clk-rst

模拟camera产生虚拟图像数据：灰度条

Verilog加法器设计

ddr3-cache的源代码

LCD图像显示驱动模块

图像采集image-capture

CPRI帧格式详解 -子墨祭

Verilog语法进阶

FPGA的visio组件.rar

画时序图的工具TimingDesigner_v9.2_win.rar

csdn被java承包了吗[face]emoji:028.png[/face]