EDA课程设计

本文详细介绍了在EDA课程设计中进行FPGA开发的实践经验,包括设计流程、硬件描述语言、逻辑综合及仿真等关键步骤,旨在帮助读者深入理解FPGA的工作原理和应用。
摘要由CSDN通过智能技术生成

在这里插入图片描述

module vend(onei,halfi,collectLED,half_out,dispense,reset,clk);
parameter idle=0,half=1,one=2,oneAhalf=3,two=4,twoAhalf=5,three=6;
(*chip_pin="M21"*)input onei;
(*chip_pin="N21"*)input halfi;
(*chip_pin="AB28"*)input reset;
(*chip_pin="AC28"*)input variety;
(*chip_pin="Y2"*)input clk;
(*chip_pin="AA17,AB16,AA16,AB17,AB15,AA15,AC17,AD18,AC18,AB18,AH19,AG19,AF18,AH18"*)output reg[13:0] collectLED;
(*chip_pin="G15"*)output half_out;
(*chip_pin="H15"*)output dispense;
reg collect,half_out,dispense;
reg[2:0] D;
reg[2:0] N;

always@(posedge clk) begin 
	if(!reset)
		D<=idle;
	else
		D<=N;
end

always@(*) begin
	//begin dispense=0;collect=0;half_out=0;D=idle;end
	case(variety)
		0:case(D)
			idle:if(halfi=&
  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值