![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
MPSOC
文章平均质量分 84
ALINX技术博客
这个作者很懒,什么都没留下…
展开
-
【新品预售¥999】ACU2CG MPSOC核心板正式发布!Xilinx Zynq UltraScale+ MPSoC家族再添一员
Zynq UltraScale+ MPSoCZynq® UltraScale+™ MPSoC 器件不仅提供 64 位处理器可扩展性,同时还将实时控制与软硬件引擎相结合,支持图形、视频、波形与数据包处理。三个不同变体包括双应用处理器 (CG) 器件、四核应用处理器和 GPU (EG) 器件、以及视频编解码器 (EV) 器件, 为 5G 无线、下一代 ADAS 和工业物联网创造了无限可能性。Zynq UltraScale+ CGCG器件采用由双核 Cortex™-A53 及双核 Co...原创 2021-03-19 15:17:13 · 1267 阅读 · 1 评论 -
【FPGA ZYNQ Ultrascale+ MPSOC教程】33.BRAM实现PS与PL交互
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处(www.alinx.com)。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程目录为“bram_test /vivado”。实验vitis工程目录为“bram_test /vitis”。有时CPU需要与PL进行小批量的数据交换,可以通过原创 2021-02-19 14:12:03 · 1799 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据
本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程目录为“pl_read_write_ps_ddr/vivado”。实验vitis工程目录为“pl_read_write_ps_ddr /vitis”。PL和PS的高效交互是zynq soc开发的重.原创 2021-01-29 10:25:42 · 3464 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十一章 FreeRTOS实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程目录为“ps_axi_gpio /vivado”。实验vitis工程目录为“freertos /vitis”。学习 ZYNQ,很大一部分都是FPGA开发人员,不太擅长使用Linux,.原创 2021-01-29 10:17:36 · 945 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章 自定义IP实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程目录为“custom_pwm_ip /vivado”。实验vitis工程目录为“custom_pwm_ip /vitis”。Xilinx官方为大家提供了很多IP核,在Vivado的I.原创 2021-01-22 10:16:59 · 829 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程目录为“ps_axi_gpio /vivado”。实验vitis工程目录为“ps_axi_gpio /vitis”。可能有些人就会问,怎么又在讲GPIO,LED灯,觉得太繁琐,但是G.原创 2021-01-22 10:12:51 · 1677 阅读 · 6 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十八章 PS端EMIO的使用
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程目录为“ps_emio/vivado”。实验vitis工程目录为“ps_emio/vitis”。如果想用PS点亮PL的LED灯,该如何做呢?一是可以通过EMIO控制PL端LED灯,二.原创 2021-01-20 16:32:05 · 1198 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十七章System Monitor
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_sysmon/vitis”本章介绍system monitors的使用,用于监测芯片的电压、温度值等,也可以通过PL端.原创 2021-01-20 16:29:07 · 1248 阅读 · 2 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十六章 PS端网络远程更新QSPI
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_remote/vitis”在实际工作中,会遇到产品升级问题,如果按照程序烧录的方式,可能需要打开产品的外壳,这无疑。本.原创 2021-01-20 16:27:53 · 1199 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章 PS端以太网使用之lwip
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_net/vitis”软件工程师工作内容以下为软件工程师负责内容。开发板有两路千兆以太网,通过RGMII接口连接,本实原创 2021-01-20 16:26:06 · 2592 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十四章 PS端SD卡读写
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_sd/vitis”本章介绍使用FatFs文件系统模块读取SD卡的BMP图片,并通过DP显示。1. FatFs..原创 2021-01-20 16:24:34 · 904 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十三章 PS端DP的使用
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_dp/vitis”本章介绍PS端DisplayPort的使用。Vivado工程仍然基于“ps_hello”软..原创 2021-01-20 16:23:18 · 1748 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十二章 PS端I2C的使用
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_i2c/vitis”软件工程师工作内容以下为软件工程师负责内容。从原理图中可以看出,PS端的I2C接了EEPR.原创 2021-01-20 16:22:02 · 1142 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十一章 PS端UART读写控制
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_uart/vitis”软件工程师工作内容以下为软件工程师负责内容。在前面的实验中,大家或多或少会发现有打印信息.原创 2021-01-20 16:20:50 · 1143 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章 PS端RTC中断实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”vitis工程目录为“ps_rtc/vitis”1.RTC介绍实时时钟(rtc)单元为系统和应用软件提供精确的时间基准。为了满足高精度的需要,.原创 2021-01-20 16:19:05 · 1122 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十九章Hello World(下)
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG此文基于第十八章内容进行软件开发【ZYNQ Ultrascale+ MPSOC FPGA教程】第十八章Hello World(上)ALINX:【ZYNQ Ultrascale+ MPSOC FPGA教程.原创 2021-01-20 16:16:14 · 2274 阅读 · 8 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十八章Hello World(上)
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EGvivado工程目录为“ps_hello/vivado”从本章开始由FPGA工程师与软件开发工程师协同实现。前面的实验都是在PL端进行的,可以看到和普通FPGA开发流程没有任何区别,ZYNQ的主要优势就.原创 2021-01-20 16:07:43 · 1804 阅读 · 2 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章 Vitis准备工程及注意事项
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG1. 软件环境软件开发环境基于Vivado 2020.12. 硬件环境开发板型号 芯片型号 AXU2CGA xczu2cg-sfvc784-1-e AXU2CGB xczu2原创 2021-01-20 15:48:12 · 971 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章 7寸液晶屏显示实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“lcd7_test”。基于HDMI输出实验,本章介绍7寸液晶屏的显示。1.硬件介绍7寸LCD触摸屏模块是由TFT 液晶屏,电容触摸屏和驱动板组成,实物照片如下:LCD屏的驱原创 2021-01-20 15:46:11 · 1119 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章 HDMI字符显示实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“hdmi_char”。在HDMI输出实验中讲解了HDMI显示原理和显示方式,本实验介绍如何使用FPGA实现字符显示,通过这个实验更加深入的了解HDMI的显示方式。1. 实验原理实验原创 2021-01-20 15:44:21 · 1329 阅读 · 5 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章 HDMI输出实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验VIvado工程为“hdmi_out_test”。前面我们介绍了led闪灯实验,只是为了了解Vivado的基本开发流程,本章这个实验相对LED闪灯实验复杂点,做一个HDMI输出的彩条,这也是我们后面学习显示、原创 2021-01-20 15:40:44 · 1607 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十三章 RS485实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“rs485_test”。本章以AN3485模块介绍RS485的数据传输。1.实验原理前面介绍过RS232和RS422的实验,而RS485与RS422类似,也是采用差分信号传输,但R原创 2021-01-20 15:37:13 · 890 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章 RS422实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“pwm_l实验Vivado工程为“rs422_test”。本章利用AN3485模块实现RS422接口数据传输。关于模块,在前面的RS232实验中已经介绍过,本实验不再赘述。RS422与原创 2021-01-20 15:33:48 · 2599 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章 RS232实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“rs232_test”。本章采用AN3485模块的RS232电路实现UART数据传输。1.模块介绍AN3845模块专门为工业现场应用设计的RS232/485/422通信模块。它包含原创 2021-01-20 15:31:23 · 1158 阅读 · 2 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章 PWM呼吸灯实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“pwm_led”。本文主要讲解使用PWM控制LED,实现呼吸灯的效果。1.实验原理如下图所示,用一个N比特的计数器,最大值可以表示为2的N次方,最小值0,计数器以“period”为原创 2021-01-20 15:28:46 · 772 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“key_test”。按键是FPGA设计当中最常用也是最简单的外设,本章通过按键检测实验,检测开发板的按键功能是否正常,并了解硬件描述语言和FPGA的具体关系,学习Vivado RTL AN原创 2021-01-20 15:25:11 · 1049 阅读 · 4 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片内FIFO读写测试实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“fifo_test”。FIFO是FPGA应用当中非常重要的模块,广泛用于数据的缓存,跨时钟域数据处理等。学好FIFO是FPGA的关键,灵活运用好FIFO是一个FPGA工程师必备的技能。本章原创 2021-01-20 15:23:09 · 766 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第七章 FPGA片内ROM测试实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“rom_test”FPGA本身是SRAM架构的,断电之后,程序就消失,那么如何利用FPGA实现一个ROM呢,我们可以利用FPGA内部的RAM资源实现ROM,但不是真正意义上的ROM,而是每原创 2021-01-20 15:19:43 · 725 阅读 · 1 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章 FPGA片内RAM读写测试实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“ram_test”。RAM是FPGA中常用的基础模块,可广泛用于缓存数据的情况,同样它也是ROM,FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写原创 2021-01-20 13:54:25 · 1057 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第五章 Vivado下PLL实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“pll_test”。很多初学者看到板上只有一个25Mhz时钟输入的时候都产生疑惑,时钟怎么是25Mhz?如果要工作在100Mhz、150Mhz怎么办?其实在很多FPGA芯片内部都集成了PL原创 2021-01-20 13:51:53 · 1138 阅读 · 2 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第四章 PL的LED实验
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG实验Vivado工程为“led”。对于ZYNQ来说PL(FPGA)开发是至关重要的,这也是ZYNQ比其他ARM的有优势的地方,可以定制化很多ARM端的外设,在定制ARM端的外设之前先让我们通过一个LED例程来熟悉原创 2021-01-20 13:47:06 · 1838 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三章 Verilog基础模块介绍
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG简介本文主要介绍verilog基础模块,夯实基础,对深入学习FPGA会有很大帮助。数据类型常量整数:整数可以用二进制b或B,八进制o或O,十进制d或D,十六进制h或H表示,例如, 8’b0000111原创 2021-01-20 13:25:38 · 906 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章 硬件原理图介绍
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。简介AXU2CGA/B的特点是体积小并扩展了丰富的外设。主芯片采用Xilinx公司的Zynq UltraScale+ MPSoCs CG系列的芯片,型号为XCZU2CG-1SFVC784E。AXU2CGA的PS端挂载了2片DDR4(1GB,32bit)和1片256Mb的QSPI FLASH。AXU2CGB的PS端挂载了4片DDR4(2GB,32bit),1片8GB eMMC FLA原创 2021-01-20 13:14:48 · 2916 阅读 · 0 评论 -
【ZYNQ Ultrascale+ MPSOC FPGA教程】第一章 MPSoC芯片介绍
原创声明:本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。适用于板卡型号:AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG简介Zynq UltraScale+ MPSoC系列是Xilinx第二代Zynq平台。其亮点在于FPGA里包含了完整的ARM处理子系统(PS),包含了四核Cortex-A53处理器或双核Cortex-A53加双核原创 2021-01-19 18:36:55 · 4475 阅读 · 7 评论