数字逻辑实验一--组合逻辑电路的设计

• 实验目的

1. 了解 EDA 技术的发展、应用概述。
2. 掌握 Multisim 2001 软件的使用，完成对电路图的仿真测试。

• 实验电路

图 2-1 四舍五入判别电路

图2-2 表决电路

• 实验软件与环境

软件  Multisim 14.2

环境  Windows 11 专业版21H2

设备名称     DESKTOP-RHF1A50

处理器  AMD Ryzen 7 5800H with Radeon Graphics            3.20 GHz

机带 RAM   32.0 GB (31.9 GB 可用)

设备 ID 1FF45BCA-F318-4B49-8B8B-855EA1F13783

产品 ID 00330-80000-00000-AA096

系统类型     64 位操作系统, 基于 x64 的处理器

• 实验内容与步骤

1. 了解元件工具箱中常用的器件的调用、参数选择。
2. 调用各类仿真仪表，掌握各类仿真仪表控制面板的功能。
3. 完成四舍五入判别 电路（其输入为 8421BCD 码，要求当输大于或等于 5 时，别电路输出为 1 ，反之为 0 。只能用与非门实现）。

首先写出真值表：

ABCD	F
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111	0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1

逻辑函数为：

FA,B,C,D=m5,6,7,8,9,10,11,12,13,14,15

作出卡诺图：

CD AB	00	01	11	10
00	0	0	0	0
01	0	1	1	1
11	1	1	1	1
10	1	1	1	1

化简得到：

FA,B,C,D=A+BD+BC

将其转化为与非式：

FA,B,C,D=A∙BD∙BC

根据该表达式设计出图 2-1 的四舍五入判别电路。

1. 设计一个表决电路，当控制端 M=0 时，输入端 A、B、C一致同意时，输出 F为1 ，否则输出为 0 ；当控制端M=1 时，输入端 A 、B 、C多数同意时，输出 F 为 1 ，否则输出为 0 。要求用 3 线 8 线译码器 74LS138 和必要的门电路实现

首先写出真值表：

M	A	B	C	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

考虑将两片74LS138组合成4线-16线译码器：

则逻辑函数为：

F=m7,11,13,14,15

由于74LS138输出真值为低电平，所以将逻辑函数转换为

F=Y7,11,13,14,15

根据该表达式设计出图 2-2 的表决电路。

• 实验结果

四舍五入判别电路：

按照真值表进行测试，功能完全符合。以下两个是输出真和假的仿真截图：

表决电路

按照真值表进行测试，功能完全符合。

以下三个是M=0时的仿真结果：全部投票时才输出高电平（真）

以下三个是M=1时的仿真结果：多数投票时输出高电平（真）

• 实验收获、体会与建议

加深了设计组合逻辑电路的设计过程的熟练程度，掌握了multisim软件的基本操作和功能。比用纸笔做题有更直观的反馈效果能知道做的对不对。

同时发现了现实中的器件和理想逻辑门是不同的，实际的ic原件大多是多组逻辑门的组合，需要根据需要选择合适规格的元器件。处理输入个数不足的与非门可以用更多输入的与非门然后空置的引脚接高电平或者先用逻辑与两两相接再接入与非门。