- 博客(2)
- 收藏
- 关注
原创 Vivado综合 DRC AVAL-244 Independent_clock_check
DEBUG:确认了时钟是同步的,同一驱动,没有增加ILA。发现PCIE的一个时钟在fdc中有约束,模块层级变更后约束中路径不满足。vivado综合时报错时钟约束路径有问题时,不会停止综合,在后面的阶段才产生了DRC aval的报错。
2024-05-28 15:16:56
276
原创 FPGA C驱动地址更改
3..ramboot在ddr中起始地址改变时(改为0xa0000000),需要更改romboot中跳转地址为0xa0000000。编译后在vivado更新mif文件再综合。2.ramboot中更改偏移基地址。link.lds中sections和start.S中起始地址同步更改。1.使用ramboot和romboot两个程序,通过romboot跳转ramboot。
2024-05-27 10:15:21
70
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人