ARM微处理器---存储器格式 TLB技术

最新推荐文章于 2024-04-12 12:28:09 发布
最新推荐文章于 2024-04-12 12:28:09 发布
阅读量1.4k 收藏 2
点赞数
分类专栏： 嵌入式 文章标签： arm arm开发 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_54759841/article/details/123512894
版权

ARM微处理器存储器格式知识总结

存储特点

  1. 从零地址开始的字节线性组合
  2. 寻址空间为4GB，这里是因为ARM的地址寄存器为32位，对应能够访问2^32个存储单元，每个存储单元在ARM中对应一个字节因此寻址空间为4GB
  3. 字数据的存储方法有两种分别为大端格式和小端格式
大端格式

字数据的高字节存储在低地址位，低字节存放在高地址位。
在这里插入图片描述

小端格式

字数据的高字节存储在高地址位，低字节存储在低地址位
在这里插入图片描述

虚拟存储技术

存储器管理单元MMU
  • 将虚拟地址转换成物理地址–将主存地址从虚拟存储空间映射到物理存储空间
  • 存储器访问权限控制
  • 设置虚拟存储空间缓冲特性
    在这里插入图片描述
虚拟存储管理
ARM分页式存储管理
概念
  • 虚拟存储空间被分成一个个固定大小的页（若干个存储单元构成），并且将物理主存储空间也分成同样的大小的一个个页框（页）
  • 页表是数据库表存放虚拟地址与物理地址之间的映射关系
  • 通过查询存放在主存中的页表来实现虚拟地址到物理地址的映射转换
  • 由于页表数据量大，如果每次都查询页表来进行转换的话代价大，此处采用类似cache的快表技术（Translation Lookaside Buffer，TLB）来提高地址转转换速率
TLB地址转换过程
  • 微处理器需要访问主存时，首先根据虚拟地址在TLB中查询对应转换条目，若存在则直接进行转换。
  • 若不存在，则在主存的页表中查找，并把查找到的结果添加到对应的TLB中
  • 依据淘汰算法进行TLB中条目替换
两种存储单位的映射
  • 虚拟存储空间到物理存储空间的映射是以存储块单位进行的
  • 在页表/TLB中每个Entry记录了一个虚拟存储空间的存储块的基地址与物理存储空间的一个存储块的基地址之间的对应关系
    例：
    存储块的基地址=101，其内某个存储单元的偏移地址为000，则该存储单元的地址为基地址＋偏移地址 = 101000
不是祸津神的夜斗
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
任务二-TLB例外处理和页替换1
08-03
1. 介绍 2. 初始代码 3. 任务 4. 测试
操作系统 常见面试问题之系统寻址空间是多大？虚拟地址与物理地址？内存映射是什么？详细总结
weixin_57672347的博客
10-23 2037
C++ 常见面试问题之系统寻址空间是多大？虚拟地址与物理地址？内存映射是什么？详细总结
微处理器重要技术之——存储器架构
weixin_43249158的博客
07-04 1047
介绍处理器缓存基础知识
ARM内核、内核寄存器及作用、ARM最小系统、半导体器件、存储器、ARM工作方式、ARM寄存器个数、立即数、汇编指令的s/c后缀
最新发布
weixin_71850179的博客
04-12 1419
bic指定位清零：BIC{S}<c> <Rd>, <Rn>, #<const>：将Rn中的字数据const为1的比特清零，把结果放入rd。orr指定位置1：ORR{S}<c> <Rd>, <Rn>, #<const>：按位或，Rn与常量const或，或的结果保存到Rd里。SUB{S}<c> <Rd>, <Rn>, <Rm>{, <shift>}：寄存器Rn减寄存器Rm的值，减完存储到寄存器Rd。SUB{S}<c> <Rd>, <Rn>, #<const>：将寄存器Rn的值减const之后存储到寄存器Rd。
Arm中的TLB
W1Z1Q的专栏
04-04 1024
本文介绍Arm中的L2TLB，Walk cache和IPA cache。
ARM架构中MMU/TLB/Cache的一些概念和寄存器
baron-周贺贺-代码改变世界ctw
10-14 3608
1、一些基本概念 (1)、Write-through 和 Write-back Write-through- Write is done synchronously both to the cache and to the backing store. Write-back (or Write-behind) - Writing is done only to the cache. A modified cache block is written back to the store, just befor
ARM系列之MMU TLB和ASID基础概念介绍。
ZP1015
12-18 2165
通常情况下，在使用 Cortex-A 系列处理器的时候，典型场景是跑多任务 OS；每一个任务（或者成为应用），都有它独立的虚拟地址空间，以及他的独立的 Translation Table；但是对于 OS 来说，Kernel 的 Translation Tables 其实是固定的，只是进程之间的 Translation Tables 不一样而已；当一个进程启动的时候，OS 负责为他 code 和 data 段建立映射表（Translation Tables）；
【CA55 TRM笔记】MMU
Hacker
03-10 999
文章目录1 MMU1.1 MMU main functions1.2 AArch32 vs. AArch641.3 TLB organization1.3.1 L1 TLB1.3.2 L2 TLB1.3.3 IPA Cache RAM1.3.4 Walk Cache RAM1.4 TLB match process1.5 Translation table walks2 L1 memory system3 L2 memory system 1 MMU 1.1 MMU main functions 控制.
MMU&Cache
kathyzju的专栏
11-18 4769
基础知识
论BTB和I-TLB的作用
07-03
论BTB和I-TLB的作用 BTB(Branch Target Buffer )，即分支目标缓冲。在Nehalem的指令拾取单元中包含有相关指令指针（relative instruction point，RIP），每个线程状态各有一个。 而I-TLB，Instruction Translation ...
Cortex-A7 Technical ReferenceManua.pdf
05-03
Cortex-A7 Technical Reference Manual是ARM公司发布的一份技术参考手册，该手册详细介绍了Cortex-A7处理器的架构、instruction set、寄存器、指令、异常处理、缓存管理、内存管理、输入/输出管理、电源管理等方面的...
tlb-site
03-20
yarn test在交互式监视模式下启动测试运行器。有关更多信息，请参见关于的部分。yarn build构建生产到应用程序build文件夹。它在生产模式下正确捆绑了React，并优化了构建以获得最佳性能。生成被最小化，并且文件名...
.TLB格式查看器注册工具
06-01
com组件开发在开发过程中可能会出现问题，除了对com组件使用regsvr32 进行注册外，还需要对tlb进行注册，tlb相比之下又是一项比较繁琐的过程 此工具可以对com组件tlb文件方便的注册
[mmu/cache]-ARM MMU/TLB的学习笔记和总结
baron-周贺贺-代码改变世界ctw
11-09 4413
1、 ARM mmu三级页表查询的过程 (1)、在开启MMU后，cpu发起的读写地址是一个64bit的虚拟地址， (2)、该虚拟地址的高16bit要么是全0，要么是全1. 如果是全0，则选择TTBR0_ELx做为L1页表的基地址; 如果是全1，则选择TTBR1_ELx做为L1页表的基地址; (3)、TTBRx_ELn做为L1页表，它指向L2页表，在根据bit[41:29]的index，查询到L3页表的基地址 (4)(5)、有了L3页表的基地址之后，在根据bit[28:16]的index，查询到页面的地址
（亚嵌）ARM920T的MMU与Cache之操作MMU和Cache的内核启动代码
gooogleman#foxmail.com
01-05 6176
操作MMU和Cache的内核启动代码     bootloader加载linux内核到内存并解压之后，Linux内核首先在汇编代码中读取CPU的基本信息，对CPU做一些基本设置，创建最简单的临时页表，然后开启MMU和Cache，启用虚拟内存管理（此后CPU核发出的地址都是虚拟地址），然后跳到C代码中完成其它初始化工作，比如创建完整的页表、初始化各种内核子系统、初始化硬件设备等。本节以Linux
armv7 tlb 概述
shenhuxi_yu的专栏
03-16 617
armv7上下文切换的tlb flush的时候为了减少开销，tlb 会有延迟刷新 lru 替换策略
ARM内核架构（三）——MMU、Cache、TLB、流水线
Hello Mr.Z的博客
04-02 2396
MMU、Cache、TLB、流水线 小狼@http://blog.csdn.net/xiaolangyangyang VM通过页表转换成PM，MMU、Cache、TLB在转换过程中发挥作用： （1）PTE和PA都在Cache或者Memory中： （2）将Cache和Memory拆开描述，PTE和PA是否在Cache中命中： （3）P
ARMv8如何读取cache line中MOESI 状态以及Tag信息（tag RAM & dirty RAM）
热门推荐
DayDayUp
03-19 1万+
本文以Cortex-A53处理器为例，通过访问 处理器中的内部存储单元（tag RAM和dirty RAM），来读取cache line 中的MOESI信息。Cortex-A53提供了一种通过读取一些系统寄存器，来访问Cache 和 TLB使用的一些内部存储单元的机制。这个功能可以探查出当缓存中的数据与主存中的数据不一致时存在的问题。
1-3、ARM开发步步深入之MMU初窥
weixin_30284355的博客
06-14 400
实验目的：启用MMU，映射SDRAM的地址空间，操作虚拟地址实现“点灯大法”，借此掌握MMU的使用。实验环境及说明：恒颐S3C2410开发板H2410。H2410核心板扩展有64MB的K4S561632 SDRAM(4M*16bit*4BANK)，地址范围是0x30000000~0x33FFFFFF。GPIO端口的地址范围是0x56000000~0X560000B0。实验思路：开发板上电启动后，自...
arm 协处理器 cp15在kernel中的配置
06-15
ARM协处理器CP15在kernel中的配置通常包括以下几个方面： 1. 系统控制寄存器（System Control Register，SCR）的配置。SCR用于控制访问权限、中断使能、缓存使能等系统级控制。在kernel启动时，需要对SCR进行初始化配置。 2. 协处理器控制寄存器（Coprocessor Access Control Register，CPACR）的配置。CPACR用于控制协处理器的访问权限，包括NEON和VFP等协处理器。在kernel启动时，需要对CPACR进行初始化配置。 3. 缓存控制寄存器（Cache Control Register，CCR）的配置。CCR用于控制缓存的行为，包括缓存使能、写缓冲使能等。在kernel启动时，需要对CCR进行初始化配置。 4. TLB控制寄存器（Translation Table Base Control Register，TTBCR）的配置。TTBCR用于控制TLB的行为，包括TLB大小、TLB隔离等。在kernel启动时，需要对TTBCR进行初始化配置。 5. TLB基址寄存器（Translation Table Base Register，TTBR）的配置。TTBR用于存储TLB基址，需要在内存管理单元（MMU）启动前进行配置。 以上是ARM协处理器CP15在kernel中的基本配置，具体的实现方式可以参考相关的kernel源码和文档。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值