计算机组成原理-6总线

总线

首先是本章节的概览

1 总线概述

1.1 基本概念

概念：一组能为多个部件分时共享的公共信息传送线路。

​ 分时：一个时刻只允许一个设备向总线发送信息

​ 共享：总线可以挂多个线路

目的：为了解决I/O设备和主机连接的灵活性问题

1.2 分类

	图解	优点	缺点
串行		成本低，长距离传输，用于内部时省布线空间	数据发送接收时要拆卸和装配
并行		逻辑时序简单，电路容易实现	信号数量多，占用更多的不限空间，传输成本高

1.3 组成和性能指标

	定义 & 计算方法	补充
传输周期	一次总线操作需要的时间
时钟周期	机器的时钟周期，控制个部件
工作频率	总线传输时间的倒数
时钟频率	时钟周期的倒数，一秒内有多少个时钟周期
总线宽度	总线位宽，数据总线的宽度
总线带宽	单位时间内总线上可以传输数据的位数
总线复用	一条信号线在不同的时间传输不同的信息
信号线数	数据+地址+信号总线的数量和

1.4 结构

注意南桥靠近i/o，北桥靠近cpu。

2* 总线仲裁-解决多个总线争夺资源的问题- priority

2.1 集中仲裁

​ 1）链式查询方式

​ 2）计数器定时查询方式

​ 3）独立请求方式

2.2 分布仲裁

不需要中央仲裁器,每个潜在的主模块都有自己的仲裁器和仲裁号,多个仲裁器竞争使用总线。

3 总线操作和定时

3.1 总线周期的概念

阶段
申请分配	分为传输请求和申请仲裁阶段
寻址	总线发出本次要访问的从模块的地址及有关命令,启动参与本次传输的从模块。
传输	信息交换
结束	信息擦除

数据交换过程中需要进行时间上的控制，即总线定时，本质是一种协议或者规则。

3.2 同步定时方式

3.3 异步定时方式

完全依靠传送双方相互制约的“握手”信号来实现定时控制。

	全互锁	半互锁	不互锁
用法
优点	速度慢		速度快
缺点	最可靠		可靠性差

异步比同步复杂，速度慢。但是总线周期可变，能保证信息的交换。

3.4 半异步

同步：发送方用时钟前沿发信号，接收方用时钟后沿发信号

异步：各模块速度不同可以和谐工作

半异步：统一时钟信号的基础上，加上一个等待信号

3.5 分离式

同步异步半异步的共同点是：只有进行信号传输时才使用总线，否则总线空闲。

分离式通信的总线利用率较高，可以以类似于流水线的方式进行总线的占用。

4 总线标准

系统总线标准		设备总线
ISA，Industry Standard Architecture	系统总线，处理并行，数据传送需要CPU或DMA接口来管理，不支持总线仲裁。	IDE(ATA),Integrated Drive Electronics	硬盘光驱接口
EISA，Extended ISA	系统总线，与8/16bit 的ISA总线完全兼容，从CPU中分离出了总线控制权,支持多个总线主控器和突发传	AGP,Accelerated Graphics Port	独立于CPU的局部总线,显示卡专用的局部总线,
VESA(VL-BUS)，Video Electronics Standard Architecture	局部总线，针对多媒体PC要求高速传送活动图像的大量数据应运而生的,	USB，Universal Serial Bus
PCI,Peripheral Component Interconnect	局部总线	SATA，Serial Advanced Technology Attachment	串行接口
PCI-Express(PCI-E)	串行，效率高于pci，可以全双工,支持热插拔	RS-232C	串行二进制交换的数据终端设备(DTE)和数据通信设备(DCE)，通信总线。RS是英文“推荐标准”的缩写,232为标识号,C表示修改次数。
		SCSI，Small Computer System Interface	智能通用接口
		PCMCIA，Personal Computer Memory Card International Association	便携设备接口