鬼肉拌面-CSDN博客

原创 Verilog HDL 高级数字设计——第6章组合逻辑与时序逻辑的综合

自动优化多输入—输出逻辑电路布尔方程的方法。给出几个例子，说明如何编写组合、时序逻辑的可综合模型（也就是那些：可用综合工具来生成所描述的功能的门级电路所实现的模型）。电路模型可根据抽象程度和观测级别来分类。有三种常见的抽象级别：架构级、逻辑级、物理级。架构级的描述包含了必须由电路执行的、将输入序列转换为特定输出序列的一些操作，但不将操作与时钟关联。使用“架构”这一名词，是因为这些操作基本上可以由那些不同结构的、互连的、同步的功能单元来实现。

2023-05-15 21:32:34 530

原创 Verilog HDL高级数字设计——第5章用组合与时序逻辑的行为级模型进行逻辑设计

Verilog的所有变量都是具有预先定义的类型，且只有两种数据类型：线网型和寄存器型。物理上起到导线的作用；主要使用wire；在程序运行的过程中存储信息；主要使用reg、integer；wire和reg默认为是1位变量；integer的大小自动取主机所支持的计算机字长，至少32位；

2023-05-10 20:25:26 501

原创 Verilog HDL高级数字设计——第4章 Verilog逻辑设计介绍

结构描述形式：可以是一个门级网表，或是高层次地将电路结构划分为主要功能模块的描述，如算术逻辑单元（ALU）。行为描述形式：可能是一个简单的布尔方程模型、一个寄存器传输级模型、或者是一种算法。结构化设计类似于创建电路图。电路原理图由：逻辑门的图标（符号）、连接逻辑门的连接线、I/O引脚、内部节点处对应的信号名标注等部分组成。同样，HDL结构化模型由一系列定义或说明语句构成，这些语句说明了设计单元的输入和输出，并列出了能实现所要求功能的相互连接的基本门原语（XOR，NAND）。

2023-05-10 14:15:05 161 1

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 Verilog HDL 高级数字设计——第6章 组合逻辑与时序逻辑的综合

原创 Verilog HDL高级数字设计——第5章 用组合与时序逻辑的行为级模型进行逻辑设计

原创 Verilog HDL高级数字设计——第4章 Verilog逻辑设计介绍

空空如也

空空如也

原创 Verilog HDL 高级数字设计——第6章组合逻辑与时序逻辑的综合

原创 Verilog HDL高级数字设计——第5章用组合与时序逻辑的行为级模型进行逻辑设计