stm32学习笔记（二）—— 时钟

        设置时钟的重要点在于——正确选择分频、倍频、时钟路线，并且需要在切换或使能时钟前完成相关设置，在切换/使能时钟后需要从寄存器中读取就绪标志保证时钟正确开启

一.时钟图        

 

1.1SYSCLK

        在4处，可以看到系统时钟SYSCLK有三个来源——HSI PLLCLK 和HSE三个。HSI，是由内部8MHz的RC振荡器产生。HSE由外部从OSC_OUT和OSC_IN引脚输入的外部晶振提供。PLLCLK有多种选择，由HSE经过①中的PLLXTPRE或者二分频后经过PLLXTPRE或者是由HSI经过二分频后，二者通过PLLSRC再经过PLLMUL倍频而来

        系统时钟SYSCLK可以通过各类线路，分别为各类总线提供时钟，其中何种外设属于何种时钟总线可以看数据手册的第三章 Memory and Bus Architecture（内存、总线架构）。右边的APB1 APB2列出了其总线上的所有外设

1.2 CSS中断

        时钟图的 ④下面的CSS用于：当HSE发生故障时，可以产生CSSI中断，