这篇博客探讨了FPGA开发中遇到的各种问题和概念，包括组合逻辑电路与时序逻辑电路的区别、同步复位与异步复位、时钟周期计算、Quartus II的文件类型以及FPGA设计中的存储器类型。还详细讨论了FPGA中的数据传输、信号处理、锁存器和触发器的工作原理，以及与之相关的通信协议和传感器应用。
组合逻辑电路和时序逻辑电路有哪些？
同步复位和异步复位区别
异步复位，同步释放：指复位信号是异步有效的，即复位的发生与clk无关。后半句“同步释放”是指复位信号的撤除（释放）则与clk相关，即同步的。
如何实现异步复位和同步释放的？
异步复位：显而易见，asyn_reset异步复位后，syn_reset将拉低，即实现异步复位。
同步释放：这个是关键，看如何实现同步释放，即当复位信号rst_async_n撤除时，由于双缓冲电路的作用，rst_sync_n复位信号不会随着rst_async_n的撤除而撤除。
假设asyn_reset撤除时发生在clk上升沿，如果不加上图的电路则可能发生亚稳态事件（在上升沿附近rst置1，这时候建立时间还不够长，数据可能还未打入寄存器，导致输出不确定）。但是加上此电路以后，假设第一级D触发器clk上升沿时asyn_reset正好撤除，则D触发器1输出高电平“1”，此时第二级触发器也会更新输出，但是输出值为前一级触发器次clk来之前时的Q1输出状态。显然Q1之前为低电平，顾第二级触发器输出保持复位低电平，直到下一个clk来之后，才随着变为高电平。即同步释放。
时钟周期的计算
quartus II最终生成的文件区别
bit的乘法加法运算
FIFO中格雷码判断读空写满
最低0.47元/天 解锁文章
267
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
