- 博客(9)
- 收藏
- 关注
RSS订阅原创 数据结构学习笔记——用链表实现交、并、补集
求集合（用单链表表示）的并、交和差运算1.问题描述集合运算如下：原集合A：c a e h原集合B：f h b g d a有序集合A：a c e h有序集合B：a b d f g h集合的并C：a b c d e f g h集合的交C：a h集合的差C：c e2.算法设计与代码实现#include<bits/stdc++.h>using namespace std;typedef char ElemType;typedef struct Lode
2021-11-14 20:22:22
1594
2
原创 数据结构学习——单链表的基本操作
一.题目要求实现单链表各种基本运算的算法】问题描述：该算法的设计，要求运行结果如下所示：单链表的基本运算如下:(1)初始化单链表head(2)依次采用尾插法插入a,b,c,d,e元素(3)输出单链表head:a b c d e(4)单链表head长度:5(5)单链表head为非空(6)单链表head的第3个元素:c(7)元素a的位置:1(8)在第4个元素位置上插入f元素(9)输出单链表head:a b c f d e...
2021-11-08 17:10:16
1706
原创 线性表——顺序表基础代码
【实现顺序表各种基本运算的算法】问题描述：该算法的设计，要求运行结果如下所示：顺序表的基本运算如下: (1)初始化顺序表L (2)依次插入a,b,c,d,e元素 (3)输出顺序表L:a b c d e (4)顺序表L长度:5 (5)顺序表L为非空 (6)顺序表L的第3个元素:c (7)元素a的位置:1 (8)在第4个元素位置上插入f元素 (9)输出顺序表L:a b c f d e (10)删除L的第3个元素 (11)输出顺序表L:a ...
2021-11-01 18:50:31
451
原创 概率论与数理统计学习笔记——day4
目录一.条件概率的定义二 、乘法定理三、全概率公式四、贝叶斯(Bayes)公式一.条件概率的定义2.条件概率的基本性质3.条件概率的其它性质：二 、乘法定理三、全概率公式四、贝叶斯(Bayes)公式...
2021-10-25 19:07:18
169
原创 概率论与数理统计学习笔记——day3
1.4 等可能概型（古典概型）一古典概型的定义1.定义2.计算公式3.例题呈现（1）(摸球问题） 袋中有a个黑球，b个白球，从中接连任意取出k个球，且每次取出的球不再放回去，求第k次取出的球是黑球的概率。（2） 不放回抽样问题（超几何分布）一批产品共有N个，其中M个是不合格品，N-M个是合格品。从中随机取出n个，试求事件Am=“取出的n个产品中有m个不合格品”的概率。（3）放回抽样问题一批产品共有N个，其中M个是不合格品，N-M个是合格...
2021-10-25 17:01:28
2437
原创 线性表——学习笔记
2.1 线性表的基本概念 2.2 线性表的顺序表示和实现 2.3 线性表的链式表示和实现 2.3.1 线性链表 2.3.2 循环链表 2.3.3 双向链表 2.4 一元多项式的表示和运算2.1线性表的基本概念线性表是n个相同类型的数据元素的有限序列。L = （al , a2, … , ai , … , an） 线性表中元素的个数n（n>=0)定义为线性表的长度，n=0时称为空表。逻辑特征： 若至少含有一个元素，则只有唯一的起始元素；
2021-10-22 10:33:57
331
原创 概率论与数理统计学习笔记——day2
1.3概率与频率（一）频率1.定义定义1 在相同条件下，进行了n 次试验，在这n次试验中，事件A发生的次数nA称为事件A发生的频数.称nA/n为事件A的频率。2.频率的基本性质（1）非负性（2）规范性（3）有限可加性事件互不相容，各个事件的并集的频率等于单个事件频率的和。（4）不可能事件的频率等于0；（5）若A是B的子集则A的频率小于B的频率。（6）对于有限个两两互不相容的事件，频率具有可加性。3.频率的稳定性当试验次数N很大时，事件A发生的概率总..
2021-10-21 19:12:56
655
原创 概率论与数理统计学习笔记——day1
目录第一章 概率论的基本概念预备知识1.两个基本原理（1）乘法原理若进行A1过程有n1种方法，进行A2过程有n2种方法，则进行A1过程后再进行A2过程,共有n1*n2种方法。(2)加法原理若进行A1过程有n1种方法，进行A2过程有n2种方法，经过A1或A2都能一项任务，那么完成此任务有n1+n2种方法。2.排列从包含有n个不同元素的总体中取出r个来进行排列.(1)有放回的选取每次选取都是在全体元素中进行，同一元素可被重复选中——可重复排列，其种数共有 n^
2021-10-19 11:27:34
821
原创 verilog的时钟控制信号——学习笔记
posedge CLK ——上升沿；negedge RST_n——下降沿；1.异步复位的时序电路always @ (posedge CLK or negedge RST_n)：注释：当 CLK 上升沿或者 RSTn 下降沿触发。begin if(~RST_n) begin ...... end注释：RST_n,表示下降沿，但是有效时逻辑值为1，和下降沿低电平不符合，故用！RST_N或~RST_n.2,同步复位的时序电路always@(pose...
2021-10-18 19:32:11
4072
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人