- 博客(5)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 实验博客3，Verilog HDL 高级数字设计（第二版）
一：实验目的： 熟悉并掌握VerilogHDL与ModelSim的使用 二：实验环境： ModelSim 三：实验类容： 学习使用Verilog完成时钟发生器的设计与实现，并使用ModelSim进行仿真 四：实验原理： 时钟发生器用在testbench中，为同步测试电路模型提供时钟信号。参数化的时钟发生器 用于多种应用。forever循环在disable语句的控制下，会使语句无条件反复执行，成为描述时 的一种简便结构。 五，实验步骤： 1，打开Modelsim建立工程；打...
2021-06-28 21:45:54
760
原创 实验博客2 ,数字系统设计及仿真
一，实验目的： 熟悉并掌握数字系统及仿真的使用 二，实验环境： ModelSim 三，实验类容： 学习使用verilog可控移位函数的设计和实现，并使用ModelSim工具进行仿真。 四，实验原理： 可控移位函数其功能是一个可以控制左右移动位数的移位器，其代码及测试代码如下图所示： unction[15:0]shift; input[15:0]data; input[3:0]n; inputct1; begin case(ctl) 1"bl:shift=data<<...
2021-06-28 21:06:49
964
原创 实验博客1（教材）
1。打开modelsim，如图所示，通过与quartus衔接实现仿真 2.新建工程 3.添加测试代码代码 modulemux4tol(w0,w1,w2,w3,S, f); inputwO,w1,w2,w3; input[1:0]S; outputregf; always@(*) if(S—2*b00) f=wo; elseif(S==2'b01) f=wi; elseif(S=-2'b10) f=w2; else f=w3; endmodu...
2021-06-28 19:49:26
142
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人