FPGA实现三人表决器（学习成果检验）

module three_person(key_1,key_2,key_3,led_1,led_2,led_3,seg);
  input  wire  key_1;
  input  wire  key_2;
  input  wire  key_3;
  output wire  led_1;
  output wire  led_2;
  output wire  led_3;
  //可以不加使能端，直接7位接到数码管上。
  output reg  [6:0] seg;
  
  parameter seg_0 = 7'h3f;
  parameter seg_1 = 7'h06;
  parameter seg_2 = 7'h5b;
  parameter seg_3 = 7'h4f;

  always@(key_1,key_2,key_3)//@表示运算等待，括号中变量出现高低电平变化则运行。
  begin
    case({key_1,key_2,key_3})
    3'b000:seg<=seg_0;
    3'b001:seg<=seg_1;
    3'b010:seg<=seg_1;
    3'b011:seg<=seg_2;
    3'b100:seg<=seg_1;
    3'b101:seg<=seg_2;
    3'b110:seg<=seg_2;
    3'b111:seg<=seg_3;
   default:seg<=seg_0;
    endcase 
  end 
  
  assign led_1 = !key_1;
  assign led_2 = !key_2;
  assign led_3 = !key_3;
  
endmodule