自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(8)
  • 收藏
  • 关注

原创 由于没有公钥,无法验证下列签名: NO_PUBKEY 40976EAF437D05B5 NO_PUBKEY 3B4FE6ACC0B21F32

改成你自己的就好了。

2024-01-02 19:29:43 673 1

原创 analog_icer is not in the sudoers file. This incident will be reported.

/root。

2023-12-29 20:05:24 452 1

原创 vmware Centos 7中 mnt/hgfs文件夹为空

桌面上的会有一个光盘的文件,打开terminal,解压压缩包。vmware-hgfsclient #查看共享文件夹名。有yes直接默认回车或者输入yes即可。

2023-11-04 18:21:52 1347 1

原创 数字电路之同步D触发器

当CP(时钟)为0时,触发器是不受D端输入信号控制的。保持原状态不变(对于这里不理解的,可以看篇同步SR电路。当CP(时钟)为1时,触发器可接受D端输入信号控制的,其状态翻转到和D状态相同。这样的话,同步D触发器就没有约束条件。

2023-06-23 20:53:12 2094 2

原创 数字电路之RS触发器(与非门)

本文相关图片转载自。

2023-06-21 20:50:54 21442 1

原创 四选一多路选择器

使能端是芯片的一个输入引脚,或者电路的一个输入端口,只有该引脚激活,芯片才能工作,通常情况下为高电平有效,若符号上面有一横,则表示低电平有效。A1A0为地址信号,也就是说A1A0的二进制组成的数值就是要选择的地址,选择的地址的内容就是F的输出。,选取组成逻辑函数所需的最小项。2片的4选1实现8选1。——思路1:加使能端。

2023-06-14 20:24:43 2631

原创 4位宽10进制计数器的实现

计数器是FPGA设计中最常用的一种时序逻辑,根据计数器的计数值我们可以精确计算出FPGA内部各种信号之间的时间关系,每个信号何时拉高、何时拉低、拉低需要多久、拉高需要多久,都可以比较精准的控制具体需要计数的时间。计数器一般是从0开始计数,计数到我们需要的值或者计数满溢出后清零,并可以进行不断的循环,3位数的十进制计数器可最大计数到999,4位数的最大可以计数到9999;3位数的二进制计数器最大可以计数到111(7),4位数的最大可以计数到1111(15),等等。

2023-05-26 14:52:43 1038 1

原创 C中关于逗号表达式的语法()

逗号表达式

2023-04-15 10:59:48 119 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除