基础准备
仿真软件:Proteus8.13
引脚解释:
-
输入部分
利用仿真八位编码器对74HC165进行并行数据输入(D0~D7)。时钟输入使能(INH)默认接地使能。输入/输出选择端(SH/LD),低电平并行输入,高电平串行输出。时钟脉冲(CLK),接按钮,来实现上升沿的触发。串行数据输入(SI),用于多个芯片级联输入,暂时不用。
-
输出部分
串行输出(SO),当输入/输出选择端(SH/LD)置高电平,且时钟脉冲(CLK)有上升沿脉冲时,开始输出,从D7到D0。互斥输出(QH),与串行输出SO输出的相反。
更加详细的可以看一下芯片手册。
仿真示例
过程记录
当输入/输出选择端(SH/LD)置高电平的时候,串行输出(SO)以及输出D7口的数据了,所有说时钟脉冲(CLK)的下一次的数据就到D6了。仿真工程,链接:https://pan.baidu.com/s/1sD-N-6jdvEZjxW4oiwM9kw 提取码:1234