拾陆楼-CSDN博客

原创 innovus: createInstGroup命令

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-05-19 14:25:08 14

原创 Calibre LVS: nothing in layout原因分析

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？工具认为nothing in layout，就是说版图里没有标准单元信息，错误报告如下图，常伴随ERROR: Corresponding cells could not be identified一同出现，这个时候要优先检查有没有merge gds或者merge gds有没有成功。

2025-04-08 11:17:26 194

原创 PT fix_eco_drc收敛noise问题的局限性

PT工具支持fix_eco_drc -type noise，借用size_cell和insert_buffer去修，但有时候工具插了很多buffer也不能解决问题，其原因是noise是可传递的，问题未必出在问题pin的前一级，可能更往前。其实，要解决这个问题，只需要往前trace，找到问题的源头，我们把buf upsize或者buf输出的net中间插一个buf都能解决这个问题。违例报告在与门的输入上，工具在修的时候会在与门输入前插一个大buf，但这并不能解决问题，迭代过程中，工具会反复在与门前插buf。

2025-04-03 11:36:16 107

原创 StarRC：如何给grdgenxo提速

grdgenxo itf转nxtgrd速度很慢，2020版本以后的starrc 支持多core去跑grdgenxo。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-04-02 16:03:21 82

原创 calibre LVS：参考库cdl与gds pin count不一致问题分析

这个问题解决很容易，我们需要把source网表中inh_vdd和inh_vnw换成对应layout的VDD，把inh_vss和inh_vpw换成对应layout的VSS，重新跑lvs即可。上图可知有两个source网表里的port无法对应到layout去，分别是inh_vnw inh_vpw，而layout处也有VDD VSS无法对应到source网表。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-04-02 16:00:43 196

原创 ICC2: 如何让CTS指定pin多长指定长度

这里create_clock不需要写到sdc里，在脚本里写就行，需要注意的是脚本里存在remove_clock_tree的话，add_buffer就要放remove_clock_tree后面，或者给guide buffer设don't touch也行。跟innovus的操作逻辑一样，如果要让tree上的某一点长长，要先考虑这个点后面的clock tree能正常balance。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？-5意味着长长5ns，相反正值意味着做短。

2025-04-02 15:32:40 189 2

原创 ICC2：混用多种track标准单元库操作示例

Gui图形界面 - Create - Site Array ，在site_defs中选择unit_8t，然后在layout中给PD_8t所在区域画上site array(8t的row)create_voltage_area -power_domain PD_8t -region ，region与刚才画的site array相同即可。

2025-03-20 11:35:13 213

原创用innovus给IP制作空lib和空lef

通过specify Floorplan和pin editor确定size和pin的位置，pg可以通过手拉线去画，obs的部分用routing blk去话，在floorplan界面用Cut Rectiliner工具去切，如下图。通过saveWhatIfTimingModel ip可以产生ip的lib，这也是为什么要读mcmm文件的原因，不读的话。楼主好，想问下，目前只有IP的PDF文档，需要IP的空lib和lef数据进行try run，除了手写以外，还有没有其他高效的方法？

2025-03-20 10:16:45 262

原创 innovus：place_connected用法

place_connected -attractor $inst_name -level/-sequential 是常见用法，前者指定级数，后者指定attrator到寄存器包括寄存器在内的cell放在attractor附近。注意attractor_pin只写pin name，支持*匹配，不需要完整名字，比如xx/u_mem/DPIN[1]，只写DPIN[1]就行。另外，需要注意呢是iso放在什么domain是upf里定好的，不能乱放，导致vclp检查不过。

2025-03-17 15:12:23 113

原创 innovus：POCV timing报告

所以回答这位朋友的问题arrival time (129.4952)应该等于arrival mean(122.71)＋3*arrival sigma(2.2617)，arrival mean和arrival sigma都来自timing library。# setup ＋，hold -，同下，N默认是3，也就是常说的3 sigma。

2025-03-17 15:05:33 253

原创 disable timing的设置与移除

这里回答以下上述的提问，如果对cell remove了disable timing那么前面针对它的pin设置莫disable timing就不存在了。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-03-12 15:07:43 205

原创 innovus：设置与报告module padding

module padding默认就是1，工具也不接受＜1的值，它的意思就是每个指定module的instance面积要×一个指定的系数，工具认为这个cell大了，自然module就撑开了。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-03-12 15:00:13 118

原创 calibre：DRC如何检查missing via

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？来自星球提问:这个需要自定义drc rule去检查，原理是相同net shape不同layer交叉处检查连接关系。

2025-03-05 13:53:47 251

原创 innovus：在innovus中集成calibre方法

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-03-05 13:43:32 155

原创 PT：fix_eco_timing size_cell改变cell功能问题的解决办法

pt dmsa size_cell时有一种低概率问题出现，一些工具会使用一些功能与原始cell不同的cell，比如MOAI和IOA，事实上两种cell只是输入pin被取反了，A pin变成AN pin，同时BN pin 变成B pin，write_change给pr工具后，size_cell会报错，以往的解决办法是，这种问题cell类型，直接设置don't use。但这种方法很被动，有没有主动一点的办法，能后规避上图的问题呢？PT支持size_cell仅替换pin name相同且功能相同的cell。

2025-03-04 14:07:14 147

原创 innovus：保存def不写出die area

我选中所有inst然后defOut -selected，但再次defIn的时候会把block尺寸以及core2die这种信息也弄进去，但本意是给block原本的东西不动，扩展一下边界再加点东西。问题二：星主，我想问一下啊inno怎么像icc2 write_route -selected一样把手画的线保存呢？我用write_def -selected保存后再吃进来，它会把保存时pr的形状也吃进来,就会改变我当前pr的形状。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？针对问题二，只写出选中的绕线。

2025-03-04 13:39:38 245

原创 ICC2：如何报告用户设置的max_transition约束

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-02-27 09:33:48 224

原创 innovus：自定义快捷键方法

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？这次来讲一下innovus，工具自有的快捷键通过View -Set Preference - Design - Binding Key (2019版本)可以查看，如下图:"Save"保存bindKey，我们可以看到工具是通过bindKey命令来定义快捷键的，如下:接下来，我们通过两种方式定义快捷键。

2025-02-27 09:25:34 104

原创 redhawk：avgTW maxTW minTW minWC的区别

分析dynamic ir drop报告时会遇到这几个值，avgTW maxTW minTW minWC，如下图。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-02-25 14:05:45 144

原创 innovus:clock spec中的sink_type与设置方法

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-02-25 13:55:20 253

原创 voltage/temperature derate指什么？

每个instance的电压是不同的，因为各instance处于电源网络不同的位置，周围的cell开关活动也不同，所以其瞬态压降也是不同的。同样的不同instance的温度也有所差别，这些差别（记作△V和△T）在sta分析时会以voltage和temperature derate形式呈现。tsmc12工艺voltage和temperature derate查找表是分开的。temperature variation是需要用set_timing_derate定义的，通常在aocv/pocv文件中是不包含的。

2025-02-19 15:03:19 101

原创 innovus：ccopt property有哪些？

先回答这个问题，get_ccopt_property -pin xx inserion_delay，这个比较基础。ccopt property有很多，工具提供命令去报告，以及获取解释。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-02-18 16:09:12 105

原创 innovus：attachIOBuffer与dont _touch属性

对于提问的第二个问题，power io pin为什么也插入了io buffer，正常情况下是不可能插入io buffer的，唯一的原因是这个io pin接了某个cell的signal pin，事实上原因正是如此。attachIOBuffer命令的优先级在dont_touch之上，也就是说io port所接的net即便设置了don't touch也会被插上io buffer。除此之外还可以直接用ecoAddrepeater，先设置don't touch net后，就插不上buffer了。

2025-02-18 10:09:21 250

原创 innovus：给channel加soft blockage

dbGet [dbGet top.fplan.pBlkgs.name finishfp_place_blkg_* -p].boxes就可以获得channel坐标。意思是给30um以下的channel加soft blk，至于channel的坐标，通过抓取该soft blk去获取，比较容易。工具自己加入的placement blockage命名上叫finishfp_place_blkg_*ICC2中有给channel自动加soft blockage的命令，相应的innovus也有类似的命令，我们可以使用。

2025-02-17 15:15:49 81

原创 innovus：更新sdc的两种方法

我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-02-12 15:23:46 252

原创 slew dreate，slew threshold与transition计算

只看rise情况下，from pin取slew threshold10%-90%的区间，slew derate为1，计算得到transition为1.002e-10，to pin的slew threshold 为30%-70%，slew derate 0.5，从波形列表上取相近的值3.75e-10和8.75e-10，计算得到transition为(8.75e-10-3.75e-10)/0.5=1e-9，考虑精度和取值区间问题，基本符合工具计算的值，如下:。如下示例，在.lib库中有定义以下内容。

2025-02-05 14:13:23 289

原创 ICC2：set_svf怎么用

每个优化的操作都可以写个svf文件出来，在formality做对比时，可以都加到set_svf列表中。也可以分步骤分阶段去比较。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-01-16 15:59:53 116

原创移除clock tree的don‘t touch属性

为了让clock tree不被绕线或优化影响，我们会使用mark_clock_tree -dont_touch -freeze_routing，但是route阶段可能会产生全局范围内的绕线问题，集中出现在clock net与signal net相关绕线上。这里可以使用mark_clock_tree -dont_touch -freeze_routing -clear来清楚don't touch属性和clock net route的physical_status。

2025-01-16 11:19:12 215

原创 isCTSClock与isClock的区别

IsCTSClock属性可以在Q快捷键attribute editor里改成USE SIGNAL，IsCTSClock就会变成0，而isClock只能通过改spec让其不长tree来修改。特殊情况下，工具可以满足IsCTSClock＝＝0 && isClock＝＝1。前者是通过cts长tree获取的clock属性，Q快捷键与DEF中都可以通过USE CLOCK查看。在dbGet top.net.时我们能看到net有两个指向clock的属性，分别是isCTSClock与isClock。

2025-01-16 11:07:30 137

原创 ICC2：如何删除floating route

删shape就改成floating shape violation，不过这种暴力删除的手段不经过仔细检查会导致一些本只有missing via问题的pg shape被删除，反而pg连接问题更大了。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-01-07 16:04:26 135

原创 innovus：如何报告负载大小

在innovus中可以使用report_net -pin $output来报告输出pin的负载大小，其中包括net cap和fanout的pin cap，如下报告红圈的内容，需要注意的是如果精度不够，可以使用set_global report_precision 6设置精度。pt同样适用report_delay_calculation -from -to命令。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2025-01-07 15:58:04 225

原创 redhawk：power em的解决方案

如上图（仅显示问题VDD NET），原本这里有top层和少量M1的power EM问题，使用了增加stripe数量的方式，结果只有M1层的em问题解决了，top metal的仍然存在切数量更多了。power em是局部大电流引起的，我们需要进行分流，这里的解决方向有两个，一个是增加局部stripe数量，一个是加宽问题部分stripe宽度并提高pg via数量。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？2.加宽stripe，增加via数量。1.增加stripe条数。

2024-12-27 15:57:35 282

原创 redhawk如何看高toggle rate instance

1.图形界面View-Power Map - Toggle Map of Instances。redhawk通过报告和图形界面两种方式查看高toggle rate的instance。2.看warning log，在adsRpt/Warn里，搜toggle rate。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2024-12-26 16:11:00 145

原创 calibredrv添加logo

4.Object-Character Shapes添加logo。1.打开gds （calibredrv -m xx.gds）我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？3.左键在需要添加logo区域画个框。

2024-12-26 15:38:48 109

原创你的scan tree为什么这么长？

如上图，分析这种问题，我们需要找到靠近scan root的mux，即上图mux1，在scan mode下，mux1后面的clock tree过长，为了balance 这一路，会在mux2前面垫很多的clock repeater，scan tree也因此被拖长，那有什么办法吗？除此外，如果mux1后的sink不多，保证func时序收敛的情况下可以让这部分在scan mode下做ignore pin，仅牺牲部分时序，可以让整条tree做短，这种取舍也是可行的。下图所示是一种不合理的时钟结构。

2024-12-25 09:14:23 313

原创 innovus获取mem pin shape box脚本

innovus mem 的pin shae只能通过attitude editor看属性获取其pin shape的box，但是想用脚本处理一定box时，没有别的办法能直接获取box属性。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2024-12-24 14:36:40 490

原创 innovus：如何在ccopt后update io latency

ccopt使用了部分active view，当ccopt property开启了update io latency后，ccopt后时序就会自动计算active view的io latency，但是这里有个问题出现了，没有在ccopt design时设置active view的analysis view计算timing时是没有update io latency的，这就需要下命令再计算一下。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2024-11-25 10:46:25 255

原创 Milkway脚本示例

Milkway用来做ICC/DC工具的物理参考库，其中frame相当于图形化的lef，这里分享一个Milkway的脚本。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2024-11-06 15:58:38 242

原创 pg lib的信息及产生pg lib的三种方法

pg lib相比basic lib会多几方面pg 信息。除了pg arc（pg pin）以外，liberty还提供电压值，以及pmk cell的power_down_function功能相关信息。1.电压值除了常见的primary pg还有secondary pg和衬底。2.pg arc后端需要去做redhawk功耗分析，需要pg liberty提供pg arc，如果没有pg arc就需要手动去写custom lib代替3.pmk cell的power_down_function。

2024-11-06 15:42:11 344

原创 innovus：Clock Gating Check设置与报告

看图后发现，在设置clock gating check之前报告也会有clock gating check的值，这个就是因为timing library中会像reg一样定 library setup time值，如下图。我们常用set_clock_gating_check -setup去过约束Place阶段reg2cgate的时序，以防CTS后由于tree不平导致的时序违例。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

2024-10-18 11:51:28 549

ICC2中ICV signoff DRC检查与自动修复：解决PR与PV工具间DRC不匹配问题

内容概要：本文主要介绍了在先进工艺节点下，后端布局布线及PV signoff时DRC规则增多且复杂的背景下，PR工具和PV工具间因规则差异导致的DRC不匹配问题及其分类。对于PR工具未报但在PV工具中出现的DRC，提出了向Foundary反馈、手动修复及利用Synopsys的ICV和ICC/ICC2自动化修复三种解决方法。重点讲解了在ICC2中实现ICV signoff DRC自动修复的具体步骤，包括设置ICV相关环境变量、runset文件、运行路径，选择检查规则，基于ICV DRC结果进行自动修复，分析修复日志如FIX RATE、被忽略和剩余待修复的DRC等。; 适合人群：从事集成电路设计，特别是熟悉ICC2、ICV工具，对DRC签核有一定了解的设计工程师。; 使用场景及目标：①解决PR工具与PV工具间DRC不匹配的问题；②提高DRC修复效率，减少手工修复的工作量；③掌握ICC2中ICV signoff DRC自动修复的方法和流程。; 其他说明：文中提及网易云课堂有相关视频教程可供进一步学习，星球成员可享受折扣。

2025-04-20

【集成电路设计】基于Innovus的混合宏单元与标准单元协同布局流程：mixed placer flow

内容概要：本文档详细介绍了Cadence Innovus 20.20版本中的混合放置流（Mixed Placer Flow），旨在优化宏单元和标准单元的并发放置。传统流程中，宏单元的放置需要大量手动调整，而混合放置流通过集成强大的引擎，可以在放置过程中同时考虑拥塞、线长和时序，从而减少手动工作量并加快项目周期。文档涵盖了主流程、增量流程、ECO流程以及Cadence Placement Guidance (CPG) 流程。此外，还讨论了物理单元建模、电源布线密度建模、设计风格支持与限制、约束设置（如间距、方向、最大堆叠长度等）以及常见问题解答。适合人群：具备一定IC设计背景，特别是从事后端布局布线工作的工程师和技术人员。使用场景及目标：①适用于需要优化宏单元和标准单元放置的设计项目；②通过减少手动调整，提高设计质量和效率；③支持多种设计风格（如MSV、ILM等），并能处理复杂的布线和电源管理问题。其他说明：文档提供了详细的命令参考和示例脚本，帮助用户更好地理解和应用混合放置流。特别强调了在使用过程中应注意的配置和约束设置，以确保最佳设计质量（QoR）。此外，还解答了一些常见问题，如混合放置流的优势、是否支持特定设计风格以及如何保存中间数据库用于调试等。

2025-04-20

【数字后端设计】Innovus源延迟更新机制：时钟树综合前后时序一致性维护方法详解

内容概要：本文详细介绍了Innovus工具中源延迟更新的作用及其具体实现方法。源延迟更新是为了确保在时钟树综合（CTS）后，实际的时钟到达时间和理想模式下的时钟到达时间保持一致。文中通过具体的例子解释了在CTS过程中如果不进行源延迟更新可能导致的问题，以及源延迟更新如何修正这些问题。同时，文章还讨论了在不同初始条件下的源延迟更新应用情况，如初始延迟为零的情况。此外，文中提到源延迟更新在多时钟设计中的应用，以及如何在顶层设计中处理不同大小时钟树之间的延迟差异。最后，文章指出可以通过设置命令禁用源延迟更新，并说明了在哪些情况下应该考虑禁用这一功能。; 适合人群：从事芯片设计、验证工作的工程师，尤其是对时钟树综合及延迟优化有需求的技术人员。; 使用场景及目标：①理解时钟树综合前后时钟信号到达时间的一致性维护；②掌握源延迟更新的具体应用场景和实现方式；③学习如何在多时钟系统中正确配置源延迟以保证设计的有效性和准确性。; 阅读建议：本文涉及较多的专业术语和技术细节，建议读者具备一定的数字电路设计基础，并结合实际项目经验来理解源延迟更新的意义和作用。对于初次接触此概念的读者，可以先从简单的例子入手，逐步深入理解复杂情况下的应用。

2025-04-20

基于reportCongestion与Congestion GUI的拥塞分析：统计与可视化方法在IC布局布线中的应用

内容概要：本文介绍了使用reportCongestion命令和Congestion GUI进行拥塞分析的方法。首先推荐参考Innovus用户指南的相关部分。EGR（早期全局布线）旨在尽量减少绕线并显示拥塞情况，以便在预布线阶段发现并解决问题。拥塞分析主要分为统计和可视化两个层次。统计分析通过日志中的溢出表和热点信息评估整体设计拥塞状况，如水平层溢出0.87%，垂直层溢出0.03%，并给出具体分布情况。当任一层溢出超过1%时，需要进一步深入分析和修复。热点分析则聚焦于拥塞最严重的区域，得分达到100以上的热点需要特别关注。可视化分析可以通过菜单或图层控制面板启用，利用钻石样式展示拥塞情况，颜色编码表示溢出程度。; 适合人群：具有集成电路设计或EDA工具使用经验的工程师和技术人员。; 使用场景及目标：①在设计初期识别并解决潜在的拥塞问题；②通过统计和可视化工具全面了解设计中的拥塞分布；③优化布线策略以提高设计质量。; 其他说明：在进行拥塞分析时，建议结合统计和可视化方法，以获得更准确的结果。同时，可以根据实际需求调整拥塞单元大小和违规设置值，以更好地适应具体的设计环境。

2025-04-20

【集成电路设计】Totem 2021R1.4版本用户指南user guide

内容概要：Totem 2021R1.4版本更新日志涵盖了多个方面的改进与修复，旨在提升软件的功能性、速度和易用性。主要更新包括：新增配置关键字ACE_FAIL_STOP和SWITCH_CONTROL_NET，增强了对控制网和开关器件的处理灵活性；支持正则表达式匹配控制网名称，提高了对由总线位控制的开关的支持；改进了对MOS器件源漏极连接在一起时的引脚探测功能；增加了详细的开关报告生成功能，优化了内部网络路径追踪；增强了GDS2DB流程，支持多层定义的过孔和共垂直金属层的提取；改进了ESD检查，简化了封装电阻值的提供方式，并优化了B2B规则间的计算结果复用；修复了多个模块（如MMX、GDS2DB、仿真、电源EM）中存在的错误和崩溃问题；针对混合信号和数字布局布线设计，解决了若干关键问题，如DEF文件解析、电流波形模型精度改进、自热分析支持等；最后，版本间结果差异部分强调了对内部电源网络跟踪点的改进。; 适合人群：从事集成电路设计、验证以及相关领域的工程师和技术人员，特别是那些使用Totem工具进行电源完整性分析、电磁兼容性分析和静电放电保护设计的专业人士。; 使用场景及目标：①帮助用户更好地理解和利用新版本中的增强功能，如新的配置关键字和改进的控制网处理能力；②解决先前版本中存在的各种bug和性能问题，确保工具在实际项目中的稳定性和可靠性；③为混合信号和数字设计提供更强大的支持，提高设计效率和质量；④通过改进后的ESD检查机制，保障芯片的安全性和可靠性。; 其他说明：此版本更新日志详细列出了所有改进点和修复项，建议用户仔细阅读并根据自身需求评估是否升级到最新版本。此外，对于涉及到具体配置或命令使用的部分，应参照官方文档获取准确的操作指南。

2025-04-20

Innovus 时钟树综合（CTS）技术详解：集成电路设计流程中的关键优化与配置指南

内容概要：本文档详细介绍了Cadence Innovus 18.1版本中时钟树综合(CTS)的相关特性、设置方法及其优化技巧。主要内容包括：CTS在Innovus流程中的应用，早期时钟流(Early Clock Flow, ECF)的概念与操作，有用的偏斜控制(useful skew)，时钟树内部流程，CTS性能改进，关键概念如时钟树与偏斜组、自动时钟规范创建、最大时钟树路径(Max Clock Tree Path)，以及CTS调试工具等。此外，文档还涵盖了CTS对功耗的影响，灵活的H型树和多抽头时钟树的构建与调试，以及通用用户界面(Common User Interface, CUI)的属性设置和命令使用。适合人群：具备一定集成电路设计基础，特别是从事物理设计工作的工程师或研究人员。使用场景及目标：①了解并掌握Innovus 18.1中CTS的新特性和优化方法；②提高时钟树设计的质量，减少时钟偏差，优化时序收敛；③通过合理的配置和调试，降低功耗并提升设计效率；④利用CUI简化CTS相关参数的设置与管理。其他说明：文档中包含大量命令示例和技术细节，建议读者结合实际项目进行实践操作，并参考官方支持门户获取更多帮助和支持。对于具体命令的使用，应根据自身设计环境进行适当调整。

2025-04-20

【集成电路设计】ICCompiler与StarRC工具间寄生参数提取相关性检查清单：确保版图后仿真准确性

内容概要：本文档详细介绍了IC Compiler与StarRC工具之间的提取相关性检查方法，确保两者在进行寄生参数提取时的一致性和准确性。文档首先列出了检查相关性的前提条件，包括设计必须完全布线、减少最小间距和宽度错误、避免开路或短路等问题。接着阐述了确保相关性的具体步骤，如使用相同版本的ITF文件生成TLUPlus和nxtgrd文件、传递操作温度信息、设置引脚电容信息、禁用虚拟屏蔽提取等。此外，文档还提供了不同工艺技术节点下的典型阈值设置及其对相关性的影响，以及在不同工具设置下预期的精度误差范围。适合人群：从事集成电路设计、验证的工程师，特别是需要进行后端设计和物理验证工作的专业人士。使用场景及目标：①确保IC Compiler和StarRC工具在寄生参数提取过程中保持一致；②优化设计流程，提高仿真精度，降低设计风险；③为不同工艺技术节点提供具体的阈值设置指导，确保相关性检查的有效性。其他说明：在实际应用中，应严格按照文档提供的步骤和建议进行设置和操作，以保证相关性检查的准确性和可靠性。同时，注意不同版本工具之间的兼容性问题，避免因版本差异导致的相关性偏差。

2025-04-20

Regular Multisource Clock Tree Synthesis

•Introduction to Regular MSCTS and Flow Overview •Tap Synthesis •Htree Synthesis •Tap Assignment •Q&A • The effects of process and on-chip variation (OCV) is increasing with lower technology nodes, affecting clock insertion delay and skew • Multisource CTS uses Custom clock trees, built to achieve : – Reduced clock insertion delay by using low RC metal layers and high drive strength repeaters – Improved timing across corners and lower skew from symmetric topology • Custom clock tree generally c

2024-08-12

Innovus CCOpt Concepts Update Training

Flow overview & terminology Concepts Graph based CTS Clock trees & skew groups Automatic Clock spec creation Chains Latency modificationConfiguration – Quick start, Tuning Debugging – Overview, CTD, Insertion delay What is clock tree synthesis? Clocks are used to synchronize data communication – Ideal mode Equal virtual delay from clock source to sinks – Global skew balancing Delay from clock source to sinks equal within some tolerance – Useful skew Clock path delays adjusted to assist timing sl

2024-08-12

Buffer insertion using ecoAddRepeater In Innovus

Purpose..............................................................................4 Audience............................................................................4 Acronym List ......................................................................4 1. Command introduction ................................................5 1.1. Required options ................................................................................................ 5 1.2. Impact on wires ..........................

2024-08-12

Innovus - source latency update

Source latency update is performed to ensure that after CTS when clocks are switched to propagated mode that I/O timing and interclock timing is consistent with the ideal mode timing model. Stated succinctly: The source latency update step updates the source latencies at clock root pins such that the per clock average clock arrival time is identical postCTS as it was preCTS. This mechanism is best explained using an example. The diagram below represents the before CTS ideal clock mode timing.

2024-08-12

LPDDR54-PHY.pdf

LPDDR5/4/4x PHY Product Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19 1.1 Quick Reference. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20 1.2 Product Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2024-08-10

先进工艺带来的挑战与问题

Physical Design Challenges and Innovations to Meet Power, Speed, and Area Scaling Trend Chip and System Integration Trends for Better PPA & System Performance Application-Optimized Design Platforms Area, Performance and Power Semiconductor Trend Area Scaling Fin Depopulation can Increase Density and Reduce Process Dimension Scaling Pressure Fin Depopulation can Increase Speed and Power Efficiency Fin Depopulation Impact on Logic Density and Cell Utilization Logic Density Improvement

2024-08-10

霍华德约翰逊高速数字设计

目录第1章基础知识 …………………………………………………………………………………………I 1.1 频率与时间…1 1.2 时间与距离…4 1.3 集总与分布系统.……………………………………………………………………………5 1.4 关于3dB和RMS频率的解释………………………………………………………………7 1.5 4种类型的电抗……………………………………………………………………………8 1.6 普通电容…9 1.7 普通电感…14 1.8 估算衰减时间的更好方法 ……………………………………………………………………18 1.8.1 测量一个响应曲线下的总面积 …18 1.8.2 应用到图 1.15中…20 1.9 互容 …………………………………………20 1.9.1 互容与串扰的关系 ……21 1.9.2 端接电阻之间的互容 …23 1.10 互感 …23 1,10.1 互感与串扰的关系 ………………………………………………………………………25 1.10.2 磁耦合环路的反向.……………………………………………………………28 1.10.3 容性耦合与感性耦合的比率.

2024-08-10

ESD Protection and I/O Design

This tutorial will provide attendees with tools needed to take a device and circuit level understanding of ESD protection methods and implement them effectively in l/O designs for CMOS bulk technologies. Beginning with a review of common ESD protection strategies, the course will focus more directly on how to build ESD-robust I/O cells and how to integrate them on a full chip. The tutorial will cover various types of I/O pads including analog, RF and digital pads. Different types of ESD protect

2023-11-22

ESD经典教材 ESD Protection in CMOS Integrated Circuits

ESD (Electrostatic Discharge) Protection in CMOS Integrated Circuits 静电放电(Electrostatic Discharge, ESD) 是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress EOS) 破坏的主要因素。这种破坏会导致半导体元件以及电脑系统等，形成一种永久性的毁坏，因而影响集成电路(Integrated Circuits, IＣs) 的电路功能，而使得电子产品工作不正常。而静电放电破坏的产生，多是由于人为因素所形成，但又很难避免。电子元件或系统在制造、生产、组装试、存放、搬运等的过程中，静电会积累在人体、仪器、储放设备等之中，甚至在电子元件本身也会积累静电，而人们在不知情的情况下，使这些物体相互接触，因而形了一放电路、测径，使得电子元件或系统遭到静电放电的肆虐。如何才能避免静电放电的危害呢？除了加强工作场所对静电积累的控制之外，必须在电子产品中加入具有防患静电放电破坏的装置。首先必需考量这额外装置的效能，如何处理才能达到有效防护的功用。ESD Protect

2023-11-22

Flexible H-tree and Multi-Tap Clock Flow in Innovus (Legacy)

Purpose ....................................................................................................................... 5 Audience...................................................................................................................... 5 Terminology................................................................................................................. 5 Overview..........................................................................................................

2023-11-20

Clock Mesh Synthesis

Clock Mesh Synthesis Encounter Digital Implementation (EDI) System Cadence Design Systems, Inc. Application Note 1 Mesh Structure 2) Specifying clock mesh 3 Synthesizing Clock Mesh 1 Mesh Structure.................................................................................................................4 1.1 Overview – Multi-level structure............................................................. 4 1.2 Global Mesh structure...............................................................

2023-11-20

Innovus-naming-convention.docx

innovus instance 命名规则 Title The Naming Convention for Clock Tree Optimization Repeaters Description Question: When clock tree synthesis or clock tree optimization is run, a lot of buffers with the cto_st* naming convention are observed. For example, cto_st_384/A (INV_D8) cto_st_384/Y (INV_D8) What does the "cto_st" naming convention refer to? Answer: The clock tree optimization (CTO) structural balancing step adds cto_st_* repeaters. This step analyzes the clo

2023-10-30

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

ICC2中ICV signoff DRC检查与自动修复：解决PR与PV工具间DRC不匹配问题

【集成电路设计】基于Innovus的混合宏单元与标准单元协同布局流程：mixed placer flow

【数字后端设计】Innovus源延迟更新机制：时钟树综合前后时序一致性维护方法详解

基于reportCongestion与Congestion GUI的拥塞分析：统计与可视化方法在IC布局布线中的应用

【集成电路设计】Totem 2021R1.4版本用户指南user guide

Innovus 时钟树综合（CTS）技术详解：集成电路设计流程中的关键优化与配置指南

【集成电路设计】ICCompiler与StarRC工具间寄生参数提取相关性检查清单：确保版图后仿真准确性

Regular Multisource Clock Tree Synthesis

Innovus CCOpt Concepts Update Training

Buffer insertion using ecoAddRepeater In Innovus

Innovus - source latency update

LPDDR54-PHY.pdf

先进工艺带来的挑战与问题

霍华德 约翰逊 高速数字设计

ESD Protection and I/O Design

ESD经典教材 ESD Protection in CMOS Integrated Circuits

Flexible H-tree and Multi-Tap Clock Flow in Innovus (Legacy)

Clock Mesh Synthesis

Innovus-naming-convention.docx

innovus中ccopt常用设置选项.pdf

icc_to_iccii_command_mapping_v4.5.pdf

基于TSMC12nm的GPU低功耗设计与物理实现.pdf基于TSMC12nm的GPU低功耗设计与物理实现.pdf

SDF和SPEF文件详解.pdf

HierTopDownFlow_Slides_17.1.pdf

Tcl常用命令备忘录（拾陆楼）.pdf

集成电路物理设计physical design.pdf

Low Power Methodology Manual For System-on-Chip Design.pdf

空空如也

霍华德约翰逊高速数字设计