在Verilog语言中我们会发现非阻塞赋值与关系运算符小于等于其所使用的的符号是完全一样的,那么如何对其进行区分呢?
区分两者的关键点在于<=所处的“代码环境”,如果此段代码是判断,则<=是关系运算符,比如 if(a<=2),此时的<=是用于条件判断,故<=为关系运算符小于等于;
如果此段代码是赋值,则<=是非阻塞赋值,比如if(a<=1) b<=2,此时的a后的<=是关系运算符小于等于,b后的<=则是非阻塞赋值。
在Verilog语言中我们会发现非阻塞赋值与关系运算符小于等于其所使用的的符号是完全一样的,那么如何对其进行区分呢?
区分两者的关键点在于<=所处的“代码环境”,如果此段代码是判断,则<=是关系运算符,比如 if(a<=2),此时的<=是用于条件判断,故<=为关系运算符小于等于;
如果此段代码是赋值,则<=是非阻塞赋值,比如if(a<=1) b<=2,此时的a后的<=是关系运算符小于等于,b后的<=则是非阻塞赋值。