- 博客(4)
- 收藏
- 关注
RSS订阅原创 使用C++构建一个cache模拟器，支持命令行启动
本次实验通过使用C++语言，编写了一个cache模拟器，可以通过命令行传递参数，选择配置文件、跟踪文件、输出文件，来模拟cache的操作。最后分析cache的性能与各个参数的关系，并且在2.6部分给出了原因分析。由于不考虑比较tag带来的时间损失，所以全相联方式可以做到高命中率、低平均存取延迟。
2023-09-11 14:18:17
737
原创 基于System verilog设计的多周期MIPS处理器
本次实验通过使用system Verilog语言，在vivado软件上实现了多周期CPU的制作，支持add，sub，addi，subi，and，or，andi，ori，slt，slti，sw，lw，beq，bne，j指令，并封装为CPU模块，运行基础测试代码和扩展指令的测试代码均在仿真后通过测试
2023-09-11 14:10:26
859
原创 基于system verilog实现的单周期MIPS处理器
本次实验通过使用system Verilog语言，在vivado软件上实现了单周期CPU的制作，支持add，sub，addi，and，or，andi，ori，slt，slti，sw，lw，beq，bne，j，nop指令，并封装为CPU模块，运行基础测试代码和扩展指令的测试代码均在仿真后通过测试。不过毫无疑问，这次lab的作用是显著的。对于CPU的硬件实现各种指令的方式都有了比较深入的了解，特别是控制流、数据流相关的内容，以前都是抽象的名词，但是现在是真的理解到了其中的含义，这是不动手做所实现不了的。
2023-09-11 14:02:12
1010
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人