VHDL学习笔记(一)
VHDL基本框架VHDL由实体和结构体组成实体描述电路器件的外部情况和各信号端口的基本性质。 结构体描述电路器件的内部逻辑功能和电路结构。ENTITY mux21a IS --实体,mux21a为实体名; PORT(a,b,s : IN BIT; --BIT数据类型只有0和1; y : out bIT );END ENTITY mux21a; ARCHITECTURE bhy OF mux21a IS
原创
2021-12-11 11:45:35 ·
497 阅读 ·
0 评论