FPGA-逻辑代数

最小项表达式：输出结果为1的输入值相或；

最大项表达式：输出结果为0的输入值相与。

 组合逻辑电路：不包含记忆元件，某时间点的输出仅取决于当时的输入。

 时序逻辑电路：含有记忆元件的记忆电路。是一种过去的电路状态也会对输出输出产生影响的逻辑电路。包含同步时序逻辑电路和异步时序逻辑电路。

同步时序逻辑电路：输入和内部状态的变化由时钟信号控制同步进行（FPGA电路设计用）；

异步时序逻辑电路：不需要时钟信号。

2.同步时序电路设计

2.1 触发器

一种只能存储一个二进制位的存储单元，可以用作时序电路的控制元件