FPGA玩板子
关注
分享
扫一扫
文章平均质量分 95
流继承
这个作者很懒，什么都没留下…
展开
-
【FPGA】Verilog：时序电路应用 | 序列发生器 | 序列检测器
【FPGA】Verilog：时序电路应用 | 序列发生器 | 序列检测器原创 2023-03-05 14:38:08 · 5030 阅读 · 18 评论 -
【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束
【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束原创 2023-03-10 07:55:44 · 6696 阅读 · 25 评论 -
【FPGA】Verilog：时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器
【FPGA】Verilog：时序电路设计 | 自循环移位寄存器 | 环形计数 | 扭环计数 | 约翰逊计数器原创 2023-06-23 14:30:27 · 4458 阅读 · 17 评论 -
【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位
【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位原创 2023-06-28 13:55:34 · 7442 阅读 · 36 评论 -
【FPGA】Verilog：模块化组合逻辑电路设计 | 半加器 | 全加器 | 串行加法器 | 子模块 | 主模块
【FPGA】Verilog：模块化组合逻辑电路设计 | 半加器 | 全加器 | 串行加法器 | 子模块 | 主模块原创 2023-07-25 13:56:28 · 3710 阅读 · 42 评论 -
【FPGA】Verilog：组合电路 | 3—8译码器 | 编码器 | 74LS148
【FPGA】Verilog：组合电路 | 3—8译码器 | 编码器 | 74LS148原创 2023-02-10 10:27:42 · 9212 阅读 · 36 评论 -
【FPGA】Verilog：组合逻辑电路应用 | 数码管 | 8421BCD编码 | 转换七段数码管段码
【FPGA】Verilog：组合逻辑电路应用 | 数码管 | 8421BCD编码 | 转换七段数码管段码原创 2023-02-07 11:47:15 · 11922 阅读 · 47 评论 -
【FPGA】Verilog：组合电路设计 | 三输入 | 多数表决器
【FPGA】Verilog：组合电路设计 | 三输入 | 多数表决器原创 2023-02-15 10:21:48 · 11206 阅读 · 9 评论 -
【FPGA】Verilog：基本实验步骤演示 | 功能电路创建 | 添加仿真激励 | 观察记录仿真波形
本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载的完整过程、Verilog语言基本运用，电路设计和Test Bench程序的编写、以及实验开发板的使用，通过观察和数据记录理解仿真和FGPA实现的差异。原创 2023-01-09 17:06:23 · 5456 阅读 · 12 评论