![](https://img-blog.csdnimg.cn/c4432842068f4ce5ab428e6164e16e11.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA-Vivado学习
文章平均质量分 94
学生自用,有需自取
Bonjour读作本鸡噢~鲁
要考DELF-DALF和JLPT了,一边摆一边寄。
展开
-
FPGA实验笔记_Vivado:DDS信号发生器;数码管;基于DHT11的温湿度传感器
学生所做项目总结,有需自取。2023.6.17第一次补充原创 2023-06-16 14:53:50 · 2193 阅读 · 1 评论 -
Vivado程序设计-仿真流程
学生自用课程总结,2023.5.28第一次补充;2023.6.1第二次补充;2023.6.17第三次补充;原创 2023-05-06 21:10:44 · 12989 阅读 · 2 评论 -
Verilog HDL 语言基础
学生自用复习资料2023.5月修改前1、2次。2023.6.17第三次修改。前言Verilog HDL语言最初是在1983年,由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。由于该公司的模拟、仿真器软件应用比较广泛,因此Verilog HDL因为其实用性为越来越多的设计者所青睐。1990年,在一次努力增加语言普及性的活动中,Verilog HDL语言于被推向公众领域。Open Verilog Inter原创 2023-04-28 17:57:01 · 1479 阅读 · 1 评论