Vivado程序设计-仿真流程

已于 2023-08-30 10:49:53 修改
阅读量1.2w 收藏 170
点赞数 23
分类专栏： FPGA-Vivado学习 文章标签： fpga开发
于 2023-05-06 21:10:44 首次发布
学生自用，有需自取
本文链接：https://blog.csdn.net/m0_66622611/article/details/130534492
版权

目录

一、基本流程

二、新建工程

三、文件输入

3.1、文件创建

3.2、端口设定补充

3.3、RTL程序输入

3.4、XDC约束文件建立

3.5、快捷定义

四、仿真

4.1、文件创建

4.2、激励文件编写

4.3、开始仿真

五、下载 

六、仿真文件要点补充

1、端口变量

2、文件关系

3、简单案例

七、代码写入

 

一、基本流程

  1. 编写RTL文件
  2. 建立仿真文件
  3. 通过I/O Planing添加管脚约束
  4. 编写约束文件添加管脚约束
  5. 添加时序约束
  6. 生产Bitstream文件并下载

二、新建工程

  1. Create New Project；
  2. 输入工程名称、选择工程存储路径，并勾选 Create project subdirectory 选项，为工程在指定存储路径下建立独立的文件夹；Next；
  3. 选择 RTL Project 一项，并勾选 Do not specify sources at this time，勾选该选项是为了跳过在新建工程的过程中添加设计源文件；Next；

  4. 根据使用的 FPGA 开发平台，选择对应的 FPGA 目标器件；Next；

  5. Finish.a8b9ea2537114993bc7f22f59672962f.png

        新建工程如图

三、文件输入

3.1、文件创建

        如下图所示，点击 Flow Navigator 下的 Project Manager->Add Sources 或中间 Sources 中的对话框打开设计文件导入添加对话框。

b077ddd5c3254f5abaa1fe28ac6e5e63.png

         选择第二项 Add or Create Design Sources，用来添加或新建 Verilog 或 VHDL 源文件，点击Next。d5fa21bf4173404eb496d532d944364b.png

         如果有现有的 V/VHD 文件，可以通过 Add Files 一项添加。在这里，我们要新建文件，所以选择 Create File 一项。f0b1088de6d545d18a252b999fd6b9ba.png

         在 Create Source File 中输入 File Name，点击 OK。

a125d01e31154e929e78eaf2e306a678.png

         点击OK。b5eeed94029b45718015ce9d75ce60a9.png

         在弹出的 Define Module 中的 I/O Port Definition，输入设计模块所需的端口，并设置端口方向，如果端口为总线型，勾选 Bus 选项，并通过 MSB 和 LSB 确定总线宽度。

        在弹出的 Define Module 中的 I/O Port Definition，输入设计模块所需的端口，并设置端口方向，完成后点 OK。c4d45da43f994c7389ee90abb80e5c43.png

        新建的设计文件（此处为 flowing_light.v）即存在于 Sources 中的 Design Sources 中。双击打开该文件，输入相应的设计代码。fbe767e278f34449b1740a4f4f00ea2d.png

3.2、端口设定补充

        Vivado中Bus用于创建、编辑和配置总线（Bus）的工具，总线即计算机系统中用于多设备之间传输的通信系统。

        Bus选项有四种功能：

  • 创建新总线；
  • 编辑已有总线的名称、信号及位宽等属性；
  • 添加新的总线接口，以将IP核或子系统连接如总线；
  • 总线属性配置，如clk和rst信号。

        MSB（Most Significant Bit）和 LSB（Least Significant Bit）分别为数据最高有效位（左侧位）与最低有效位（右侧位）。

3.3、RTL程序输入

'timescale 1ns / 1ps

module flowing_light(
    input clk,        //时钟
    input rst,        //复位
    output [3:0] led    //管脚设定
);

    reg [23 : 0] cnt_reg;    //计数
    reg [3 : 0] light_reg;    //亮灯控制
    
    always @ (posedge clk)    //高电平触发
        begin
            if (!rst)        //若rst为低电平
                cnt_reg <= 0;        //计数器复位
            else
                cnt_reg <= cnt_reg + 1;        
                //rst为高电平时计数器累加，达到最大值后越界变回0
        end
    //计数器，作用于分频相同，控制输出信号的变化频率
    
    always @ (posedge clk)    //高电平触发
        begin
            if (!rst)        //rst为低电平
                light_reg <= 4'h1;    //复位，0001
            else if (cnt_reg == 24'hffffff)        //计数器达到最大值
                begin
                    if (light_reg == 4'h8)    //若为'b1000
                        light_reg <= 4'h1;    //变为'b0001
                        //数位为二进制是的位数
                    else
                        light_reg <= light_reg << 1;    //左移一位，下一位LED亮
                end
        end
    //输出信号生成器

    assign led = light_reg;    //赋值输出信号
    //连个always并行执行
endmodule

3.4、XDC约束文件建立

        点击 Add Sources，选择第一项 Add or Create Constraints 一项，点击 Next。   744db54bebc14a8baa800017d0481043.png

         点击 Create File，新建一个 XDC 文件，输入 XDC 文件名，点击 OK。点击 Finish。   

1c8fb191e0644beb93a43d848a1e2d11.png

        点击 Create File，新建一个 XDC 文件，输入 XDC 文件名，点击 OK，点击 Finish。   

        双击打开新建好的 XDC 文件，并按照如下规则，输入相应的 FPGA 管脚约束信息和电平标准。

## Clock signal 125 MHz
//时间信号为125MHz

set_property -dict { PACKAGE_PIN H16   IOSTANDARD LVCMOS33 } [get_ports { clk }];
create_clock -add -name sys_clk_pin -period 8.00 -waveform {0 4} [get_ports { clk }];

##LEDs

set_property -dict { PACKAGE_PIN R14   IOSTANDARD LVCMOS33 } [get_ports { led[0] }]; 
set_property -dict { PACKAGE_PIN P14   IOSTANDARD LVCMOS33 } [get_ports { led[1] }];
set_property -dict { PACKAGE_PIN N16   IOSTANDARD LVCMOS33 } [get_ports { led[2] }]; 
set_property -dict { PACKAGE_PIN M14   IOSTANDARD LVCMOS33 } [get_ports { led[3] }]; 

##Buttons

set_property -dict { PACKAGE_PIN D19   IOSTANDARD LVCMOS33 } [get_ports { rst }];

        其中"PACKAGE_PIN"为引脚代号,"IOSTANDARD LVCMOS33"表示标准电平为3.3V的低压差分CMOS，即逻辑高电平为3.3V，逻辑低电平为0V。标准电平为电路正常工作下单电压，通常在数字电路中标准电平用于描述逻辑高、低电平。

3.5、快捷定义

        在PROJECT MANAGER中点击RTL ANALYSIS，在点击Open Elaborated Design，再在Schematic界面选择 I/O Ports，即可在屏幕下方弹出的Find Results 中快速设定端口管脚。

        其中管脚名与IO直接由主程序定义，用户只需要对Package Pin（管脚） 以及 I/O Std 标准电平进行选择即可。但需要注意由此生成的xdc文件在格式上会与手动输入有所不同。0a8cb48a01a549f09ecc099946e1a5bc.png

 

四、仿真

4.1、文件创建

        创建激励文件，在 Add Source 界面中选择第三项 Add or Create Simulation Source,点击 Next。选择 Create File 创建一个仿真激励文件。70a0d22454854bc1833a6ca6287ad7d1.png

         确认添加完成之后点击 Finish，因为是激励文件不需要对外端口，所以直接 Port 部分直接空着，点击 ok。

49c5c4338ae6496aa01c906d012ac767.png

4.2、激励文件编写

`timescale 1ns / 1ps

module tb(    );
    reg clk;
    reg rst;
    wire [3 : 0] led;
    flowing_light u0(
        .clk(clk),
        .rst(rst),
        .led(led) );
    
    parameter PERIOD = 10;

    always    //持续执行 
        begin
            clk = 1'b0;
            #(PERIOD/2)
            clk = 1'b1;
            #(PERIOD/2);
        end
    //时钟设置,周期为10个时间单位，占空比50%

    initial    //仅执行一次
        begin
            clk = 1'b0;
            rst = 1'b0;
            #100;
            rst = 1'b1;
            #100;
            rst = 1'b0; 
            #100; 
            rst = 1'b1;
        end
    //初始化复位状态
endmodule

        initial 块，表示在模块被实例化时只执行一次。

        initial块的作用是对时钟和复位信号进行初始化，以确保模块在开始工作之前处于正确的状态。具体来说，该代码段将时钟信号 clk 初始化为低电平，并将复位信号 rst 初始化为高电平。然后，等待一段时间，将复位信号 rst 置为低电平。等待一段时间后，再次将复位信号 rst 置为高电平。这样做的目的是确保模块在开始工作时具有稳定的时钟信号和正确的复位状态。

4.3、开始仿真

        下图所示为仿真界面。d98d7c8b00884f30a830f1a0ef210a84.png

           可通过左侧 Scope 一栏中的目录结构定位到设计者想要查看的 module 内部寄存器，在 Objects对应的信号名称上右击选择 Add To Wave Window，将信号加入波形图中。 因为窗口已有信号，此操作不需要进行。     5e735bb7d142476c9cdea536d7b0367f.png        可通过选择工具栏中的如下选项来进行波形的仿真时间控制。如下工具条，分别是复位波形（即清空现有波形）、运行仿真、运行特定时长的仿真、仿真时长设置、仿真时长单位、单步运行、暂停……

 49fb3811bbd64f25aa6547cc6416a2a3.png

五、下载 

        在 Flow Navigator 中点击 Program and Debug 下的 Generate Bitstream 选项，工程会自动完成综合、实现、 Bit 文件生成过程。

        点击 Flow Navigator 中 Open Hardware Manager 一项，进入硬件编程管理界面。

        在提示的信息中，选择 Open Hardware Manager（或在 Flow Navigator 中展开 HardwareManager，点击 Open Target）。 选择Auto Connect连接到板卡。4c123ea45fe54134806422b67c66e4c3.png

         连接成功后， 在目标芯片上右击，选择 “Program Device”。在弹出的对话框中 “Bitstream File” 一栏已经自动加载本工程生成的比特流文件，点击 “Program” 对 FPGA 芯片进行编程。下载完成后， 在板子上观察实验结果。0e1a8e7259d4484f8d09250c1e86940a.png

六、仿真文件要点补充

1、端口变量

  1. 在主程序内，仅可对端口输出变量进行赋值，无法对端口变量类型进行定义，否则会出现警告：（图中outout为一个端口输出变量）（即主程序内不需要对端口变量进行定义，在物理上一个模块也无法定义上一模块产生的数据）（应当在端口设定时定义）739a2c6d0d77471d9e23d844a52bac26.png
  2.  在tb文件输出中需要注意复位rst&时钟clk为reg型变量，而其他输出为wire型变量；
  3. 仿真中的变量以tb文件为标准，若tb文件中向量A超过主程序中A两个维度，则在仿真结果中向量A的最高两维将会是高阻态Z；
  4. 所有变量在均为2进制储存。

2、文件关系

  1. 主程序文件与tb文件通过程序开头变量声明来连系；
  2. tb文件依靠对主程序文件IO端口的“调用”来与主程序文件连系。

3、简单案例

        主程序:

`timescale 1ns / 1ps
module test1(
    input rst,
    input clk,
    output [5:0] outout
    );
    reg [5:0] outout1 = 6'b0;
    //应当尽量保持计算变量与输出变量的长度一致
    always@(posedge clk)
        outout1 = outout1 + 1;
    assign outout = outout1;
endmodule

        tb：

`timescale 1ns / 1ps
module tb(
    );
    reg clk;
    reg rst;
    wire [5:0] outout;
    //wire [7:0] outout ;//此时最高位为Z，可以发现仿真输出由tb决定
    test1 test1(//后面的名字随便写
        .rst(rst),
        .clk(clk),
        .outout(outout)
        );//主程序通过此函数与tb文件相连接，与ip核的调用相同，I或O控制有主程序来定义
    initial
        begin 
            clk =1'b0;
            rst = 1'b1;
            #20
            rst = 1'b0;
            #20 
            rst = 1'b1;
        end
    always 
        begin
            #10
            //仿真仅到1k nm 若需要后续仿真数据，可以通过改主频率来实现，反正是仿真，时钟是程序给的，超过主板的主频也行
            clk = ~clk;
        end
endmodule

        其中调用主程序IO端口为：

    test1 test1(
        .rst(rst),
        .clk(clk),
        .outout(outout));

        代码中后一个test1可以写任意合法字符串，而端口变量按以上形式写即可，可以看到这段代码与ip核的调用十分相似。

4、实际端口

        在vivado中完成仿真后，就是烧录步骤。在此步骤需要注意，程序中定义的所以IO口均需要进行定义

七、代码写入

  1. 在Flow Navigator中点击Generate Bitstream选项；
  2. 点击Flow Navigator中的Open Hardware Manager选项，进入硬件变成管理界面；
  3. 在屏幕上方的提示界面（绿色）中点击Open target，并选择Auto Connet，随后连接到板卡；
  4. 连接后在目标芯片（绿色）中选择Program Device选项，在弹出的对话框中Bitstream File一栏中已经自动加载好比特流文件，点击Program对FPGA进行编程。

        切忌生产bitstream后不录入文件（本人没发现之后和程序斗智斗勇三天结果发现是没写进去）

 

Bonjour读作本鸡噢~鲁
关注
  • 23
    点赞
  • 踩
  • 170
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
Vivado下的仿真入门
曾立文的博客
11-04 10万+
Vivado 仿真入门
ug908-vivado-programming-debugging.pdf
04-23
这一章节还涵盖了编程和调试特性，如硬件配置和仿真功能，这些对于FPGA设计至关重要。 在编程特性部分，用户将了解到如何将设计文件转化为可编程的位流文件，以及如何通过JTAG（Joint Test Action Group）或SPI...
【小技巧】vivado中功能仿真和时序仿真
FPGA/MATLAB学习教程/源码/项目合作开发
12-06 9691
在vivado中我们一般需要首先对程序进行功能仿真，其操作方法如下： 此时，功能仿真的效果如下所示：下一步，如果有需要，我们对程序进行时序仿真，此时，操作步骤如下：先进行综合布局布线操作： 然后进行时序仿真，操作如下： 可以看到，在完成布局布线之后，可以点击时序仿真，仿真结果如下：时序仿真和功能仿真区别，我们将上述仿真结果放大可以看到： 在两个数据的变化中间，会有一个0不稳态输出。这个也是实际FPGA开发过程中需要主要的问题。
Vivado 使用教程（个人总结）
最新发布
年糕的博客
05-25 3777
Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
vivado仿真（无需testbench）
moerjie的博客
11-25 1340
添加simulation clock模块后如果进行RTL分析和综合的话会报错，目测可能是因为该模块只能用来行为级仿真。由于本人刚刚入门使用vivado，很多操作不甚熟悉，如有错误欢迎指正。
Vivado2019+Modelsim仿真环境搭建(保姆式说明)
zyp626的博客
12-18 1万+
vivado配置modelsim仿真环境搭建与演示
vivado使用方法(初级）
热门推荐
qq_46689721的博客
09-12 1万+
Vavido初次使用
ZYNQ之FPGA学习----Vivado功能仿真
鲁棒最小二乘支持向量机
11-15 4529
Vivado进行功能仿真
Vivado工程怎么用VCS仿真
weixin_39896700的博客
07-11 4022
Vivado工程的文件用VCS仿真
【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化
OpenFPGA的博客
09-13 1417
芯片设计从RTL代码一直到最后流片的GDSII文件，都是文本文件，因此，掌握文本分析处理语言是集成电路设计的一项重要的基本功。本公众号一直致力于推广采用文本分析工具来提升仿真和综合效率的方法。详见本公众号专辑《芯片设计课程及相关实验》。本文是孙义雯同学采用Python语言实现的Vivado和Modelsim联合仿真的自动化脚本，已经在实际项目中经过较长时间的检验，今天开源出来，供大家学习，欢迎留言...
新手学习Vivado XDMA(2) - 仿真分析
qq_18553915的博客
03-26 2341
根据前文打开的example工程的设计部分如下所示：上图中的右侧3个BRAM代表的是用户侧的逻辑设计，与下图工程中的xdma_app中3个 blk_mem_gen对应。上图中的 DMA Subsystem for PCIe 与下图中的 xdma_0 对应，这个也是我们上一篇文章中配置好的IP，可以看出它还包含了 PCIe IP。CQ/CC/RQ/RC定义如下：而xilinx_dma_pcie_ep作为design的顶层设计对外的接口也比较简单，2 - X2;4 - X4;
ug939-vivado-designing-with-ip-tutorial.pdf
04-23
Vivado Design Suite是Xilinx公司提供的一款强大的硬件描述语言(HDL)综合、仿真、实现和调试工具，专为FPGA和SoC设计而优化。本教程“UG939 - Vivado Designing with IP”旨在指导用户如何利用IP核在Vivado环境下...
vivado_2014-4_linux64 license
12-21
Vivado是一款由Xilinx公司开发的综合设计环境，主要用于FPGA（Field-Programmable Gate Array）和SoC（System on Chip）的设计、仿真、综合、实现和调试。这款工具集成了硬件描述语言（HDL）编辑器、逻辑综合器、...
基于MIPS多周期CPU设计报告，含代码与vivado仿真截图
11-26
本报告将详细介绍如何设计一个基于MIPS架构的多周期CPU，并包含实际实现代码以及Vivado仿真的截图，为读者提供直观的理解。 **1. MIPS架构概述** MIPS架构以简单的指令集、固定的指令长度和五级流水线（Fetch、...
俄罗斯方块vivado工程-sdk
06-14
Vivado是Xilinx公司推出的一款综合性的硬件描述语言（HDL）开发工具，支持Verilog和VHDL，涵盖了项目管理、设计输入、综合、仿真、时序分析以及硬件配置等多个设计流程。Vivado SDK（Software Development Kit）则是...
VIVADO仿真
ed25137667的博客
12-28 599
vivado仿真可以使用vivado单独仿真，也可以利用第三方软件（常用的modelsim）进行联合仿真，一般来说，vivado自带仿真可以满足小工程的仿真，对于一些特殊应用，如如需要看模拟波形，大量的图像算法仿真还是可以用modelsim，vivado自带仿真存在许多bug，在小工程看不太出来。vivado建立完工程后，可以在source文件夹下添加仿真文件。VIVADO自带仿真用法。
Vivado工程创建、仿真、下载与固化全流程
YprgDay的博客(Yuan make progress everyday)
08-16 3074
本文以一个简单工程为例，介绍使用Vivado新建工程、代码的编写、Testbench代码的编写、波形仿真分析、引脚约束、生成bit流文件、通过JTAG将网表下载到开发板、程序的固化与下载全流程。
vivado工程创建及工程测试testbench教程
weixin_62380586的博客
03-04 6052
vivado工程创建及工程测试testbench教程
vivado2019和modelsim联合仿真
07-29
Vivado 2019 是一款由Xilinx公司开发的综合工具，用于设计和验证FPGA（可编程逻辑门阵列）和片上系统。ModelSim是一款由Mentor Graphics公司开发的仿真工具，用于验证、调试和优化数字硬件设计。 Vivado 2019和ModelSim可以结合使用进行联合仿真，以更全面地验证设计的正确性和功能性。这种联合仿真的流程可以分为以下几个步骤： 首先，使用Vivado 2019进行设计和综合。可以通过Vivado提供的图形界面或者HDL语言（如VHDL或Verilog）来描述设计。Vivado会将设计转换为逻辑门级的表示形式，利用现场可编程门阵列（FPGA）的资源。 其次，根据Vivado生成的逻辑网表文件，可以使用ModelSim进行仿真。通过将逻辑网表文件载入到ModelSim中，可以在仿真环境中对设计进行验证。ModelSim提供了强大的仿真功能，包括信号波形显示、时钟域分析、断点设置和调试功能等。 在联合仿真过程中，可以通过在ModelSim中创建测试程序来激励设计。测试程序可以生成各种输入信号，并监测输出信号以进行验证。通过观察信号波形和仿真结果，可以判断设计是否满足预期的功能要求。 此外，ModelSim还提供了丰富的调试功能，可以帮助分析和解决设计中的问题。通过设置断点、单步执行和观察变量值等操作，可以逐步调试设计并定位错误。 最后，通过不断的迭代和修改设计，可以通过联合仿真验证设计的正确性和性能。一旦设计通过了联合仿真，并满足设计要求，就可以继续进行后续的设计流程，如布局布线和生成比特流文件等。 总的来说，Vivado 2019和ModelSim联合仿真为硬件设计人员提供了一个全面验证和调试设计的工具链。通过这一工具链的使用，可以更加准确地评估和优化设计，提高设计的可靠性和性能。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值