算数/逻辑运算实验

一、实验目的和要求：

实验目的

   利用仿真软件系统调试程序，通过观察实验现象，了解计算机算术运算、逻辑运算实现方法，理解运算器。

的工作原理。

实验要求

1.编写包含算术运算和逻辑运算功能的汇编程序，并进行汇编形成机器码程序；

2.单步运行程序，理解程序运行过程。

二、实验仪器设备（包括软硬件环境、配置）：

PC系统+软件系统。

三、

实验结果：

（一）实验内容编写、调试数据运算程序。

（二）实验过程

1.编辑汇编源程序

ADDC A,R2

OUT

SUB A,@R0

OUT

AND A,#35H

OUT

OR A,06H

END

1. 汇编生成机器代码程序

程序地址	机器码	反汇编指令	指令说明
00	22	ADDC  A,R2	累加器A的值加上寄存器R2加进位
02	34	SUB  A,R0	累加器A减去R0间址的存储器内容
04	5C35	AND  A,#35H	累加器A逻辑与立即数35H
07	6806	OR  A,MM	累加器A逻辑或储器06单元的内容

3.单步运行程序，运行结果：

序号（单步）

	PC	A	R2	W	MAR	OUT
1	00	00	00	00	00	00
2	00	00	00	00	00	00
3	01	00	00	00	00	00
4	02	DE	00	22	00	00
5	03	DE	00	22	00	DE
6	05	14	00	35	00	DE
7	06	14	00	35	00	14
8	08	D4	00	C4	06	14

四、实验总结与分析：

     通过此次实验我了解到，实验中PC的初始值是00,单步运行程序PC的变化规律任是PC加一；“AND A,#35H”与“OR A,06H”为立即数寻址，其分别是使累加器A逻辑与立即数35H和使累加器A逻辑或储器06单元的内容，其中立即数不可以是小数，“ADDC A,R2”与“SUB A,@R0”为寄存器寻址，其分别是使累加器A的值加上寄存器R2加进位和使累加器A减去R0间址的存储器内容；其中传送指令的“ADDC”为加法指令，“SUB”为减法指令，结束后均要将加得结果存储在OUT设定的寄存器中。