计算机组成原理第三章第三丶四节知识总结

3.3动态随机存取存储器

3.3.1DRAM存储元的工作原理

3.3.2DRAM芯片的逻辑结构

（1）增加了行地址锁存器和列地址锁存器。由于DRAM存储器 容量很大，地址线宽度相应要增加，这势必增加芯片地址线 的管脚数目。为避免这种情况，采取的办法是分时传送地址 码。若地址总线宽度为10位，先传送地址码A0～A9，由行 选通信号RAS打入到行地址锁存器；然后传送地址码A10～ A19，由列选通信号CRS打入到列地址锁存器。芯片内部两 部分合起来，地址线宽度达20位，存储容量为1M×4位。（2）增加了刷新计数器和相应的控制电路。DRAM读出后必须刷 新，而未读写的存储元也要定期刷新，而且要按行刷新，所以 刷新计数器的长度等于行地址锁存器。刷新操作与读/写操作是 交替进行的，所以通过2选1多路开关来提供刷新行地址或正常 读/写的行地址。

3.3.3DRAM读/写时序

读周期、写周期的定义是从行选通信号RAS下 降沿开始，到下一个RAS信号的下降沿为止的时间，也就是连续两个读周期的时间间隔

通常为控制方便，读周期和写周期时间相等。

3.3.4DRAM的刷新模式

（1）集中式刷新：DRAM的所有行在每一个刷新周 期中都被刷新。

（2）分散式刷新：每一行的刷新插入到正常的读/ 写周期之中。

3.3.5突发传输模式

突发（Burst）访问：指在存储器同一行中对相邻的 存储单元进行连续访问的方式，突发长度可以从几字节到数千字节不等。由于访问地址是连续的，只需要 向存储器发送一次访问地址。

3.3.6同步DRAM（SDRAM）

SDRAM（同步型动态存储器）：计算机系统 中的CPU使用的是系统时钟，SDRAM的操作 要求与系统时钟相同步，在系统时钟的控制下 从CPU获得地址、数据和控制信息。

3.3.7双倍数据率SDRAM（DDR SDRAM）

双倍数据率SDRAM即DDR SDRAM，在时钟 的上升沿和下降沿都能传输数据，能够提供更 快的操作速度和更低的功率。DDR SDRAM之后，相继又出现了DDR2、 DDR3和DDR4等SDRAM技术。

3.3.8DRAM读/写校验

3.3.9CDRAM

CDRAM（带高速缓冲存储器（cache）的动态存储器）：在通常的DRAM芯片内又集成了一个小容 量的SRAM，从而使DRAM芯片的性能得到显著改进。 如图所示出1M×4位CDRAM芯片的结构框图，其中 SRAM为512×4位。

3.4只读存储器

3.4.1只读存储器概述

（1）掩模ROM

是一个存储内容固定的ROM， 由生产厂家提供产品结构列阵和存储单元。

（2）可编程ROM：用户后写入内容，有些可以多次写入

①一次性编程的PROM

②多次编程的EPROM和E2PROM