9.什么是接口电路?应具备哪些基本功能? (1) l/o 接口是位于系统与外设之间、用来协助完成数据传送和控制I/0任务的逻辑电路。[ PC 机系统板的可编程接口芯片、 I/o 总线槽的电路板都是接口电路] (2)基本功能:
①数据的寄存和缓冲功能,协调快速 CPU 与慢速的外设之间数据传送的矛盾和时序差异; ②信息格式的转换,例如事行和并行的转换; ③协调 CPU 和外设在信息的类型和电平高低方面的差异,如数/模或模/数等; ④采集外设的信息传送给 CPU ,接收 CPU 发出的控制命令及启动外设工作 ⑤地址泽码和设备选择功能,识别 CPU 访问白的外设
10.什么叫端口?在8088/8086系统中,用哪两种方法对工10端口进行编址?独立编址有哪些特点?和统一编址的区别是什么? (1) CPU 和外设进行数据传输时,各类信息在援口中进入不同的寄存器,一般称这些寄存器为端口. (2)在8086/8088系统中用计算机对内存和I/0端口独立编址
17.8088/8086CPU的内部结构分为哪两大模块,各自的主要功能是什么 ①按功能可分成两大部分:执行单元( EU )和总线接口单元( BIU )
②执行单元( EU ):由8个通用寄存器、1个标志寄存器、算术逻辑单元 ALU 及 EU 控制单元组成。 EU 从 BIU 指令队列寄存器中获得指令和待处理数据进行操作。负责指令译码和执行. ③总线接口单元( BIU ):包括4个段寄存器、1个指令指针寄存器 IP 、1个指令队列、和201位地址加法器。负责物理地址形成,取指令,指令排队,读写操作数和总线控制. ④ BIU 负责取指令, EU 负责指令的执行,它们之间既互相独立又互 相配合.使得 CPU 可以在执行指令的同时进行取指令的操作,即实现了取指令和执行指令的并行工作,提高了 CPU 和总线的利用率,从而提高了指令的处理速度
18.8086系统中的寻址空间采用什么结构,用什么信号作为体选信号. 8086系统中的存储器空间采用分体结构。即将 IMB 的存储空间分为两个体:奇地址存储体和偶地址存储体,各为512KB。奇地址存储体的数据线与系统数据线高八位相连,用 BHE 作为选通信号。偶地址存储体的数据线与系统数据总线低八位相连 用 A 0作为选通信号,
21.什么是中断累识别中断源有哪些方法?[查询中断|向量中断] 1.引起中断的原因或发出中断申请的来源,称为中断源。 2.识别方法:①每个中断源都有一条中断请求倍号线,且固定一个中断服务程序的入口地址, CPU 一旦检测到某条倍号线有中断申请,就进入相应的中断服务程序. ②向量中断,使用向量中断系统的中断源,除了能输出中断请求号外,还能在 CPU 响应了它的中断请求后输出一个中断向量, CPU 根据这个中断向量能够获得该中断源程序的入口地址,从而为其服务.
23.为什么高速缓中器 Cache 能够实现高速的数据存取? 高速缓冲存储器 Cache 是根据程序局部性原理来实现高速的数据存取。即在一个较小的时间间隔内,程序所要用到的指令或数据的地址往往集中在一个局部区域内,因而对局部范围内的存人储器地址频繁访问。 如果把正在执行的指令地址附近的一小部分指令或数据,从主存成批之调入 Cache ,供 Cpu 在一段时间内随时使用,就一定能大大减少 CPU 访问生存的次数,从而加速程序的运行.
24.8086CPU的形成三类总线时,为什么要对多分地址线进行锁存?用什么倍号控制锁? 为了确保 CPU 对存储器和 I/o 端只的正常读/写操作,要求地址和数据同时出现在地址总线和数据总线上。而在8086CPU中AD0~AD15总线是地址/数据复用的,因此需在总线周期的下传送出地址信息,并存于锁存器中,而用 T2~T4周期传送数据。8086CPU中是通过 CPU 送出的 ALE 高电平信号来锁存的
25.CPU响应中断时,为什么要执行两个连续的中断响应周期 CPU 响应中断时,执行两个连续的中断响应周期,每个响应周期都给出中断响应信号 INTA 。这是因为第一个总线周期通知中断请求设备利微处理器准备响应中断,中断控制器8259A应该准备好中断类型码,8259A的工和和工 RR 对应位分别置1清 O :第二个总线周期中,8259A把中断类型号送上数据总线,微处理器中断类型码,以使得到中断向量,即得到中断服务程序的口地址。
26.简述流水线技术,8086怎样实现了最简单的指令流水线? 流水线是指在程序执行时多条指令重叠进行操作的一种并行处理实现技术。流水线的并行处理是指完成一条指令的各个部件在时间上是可以重叠工作,分别同时为多条指令的不同部分进行工作,以提高各部件的利用率来提高指令的平射执行速度 8086 EU 和 BIU ,它们之间既互相独立又互相配合.使得 CPU 可以在执行指令的同时进行取指令的操作,即实现了取指令和执行指令的并行工作,提高了 CPU 和总线的利用率,从而提高了指令的处理速度也就是说,在 Eu 单元对一个指令进行泽码执行时, BIU 单元可以同时对后续指令进行读取。
27.简述8086内部中断的种类及特点 (1)内部中断又称软件中断,是通过软件调用的不可屏蔽中断,包括溢出中断。除法出错、单步中断、 INT n 指令中断及单字节INT3指令中断.
28.DRAM为什么要刷新,存储系统如何进行刷新? 11) DRAM 以单个 MOS 管为基本存储单元,以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小,充电荷自然泄漏会很快导致信息丢失,所以要不断对它进行刷新操作、即读取原内容,放大再写入. (2)存储系统的刷新控制电路提供刷新地址,将存储 DRAM 芯片中的某一行选中刷新。实际上,刷新控制电路是将刷新地址同时送达存位储系统中所有 DRAM 芯片,所有 DRAM 芯片都在同时进行一行的刷新操作。 刷新控制电路设置每行地址增量,并在一定时间间隔内启动一次刷新操作,就能够人呆证所有 DRAM 芯片的所有存储单元得到及时刷新.
(2) DRAM 与 SRAM 相比, DRAM 电路结构简单,集成数度高,功来耗低,成本低,存储容量大。 SRAM 存取速度高,位容量低,功耗较高. (3) DRAM 由于电容存在漏电现象,需专门的刷新电路每隔一定时间刷新存储信息,补充电荷,外围电路比 SRAM 复杂 (4) DRAM 在刷新周期不能启动读写,故存取速度比 SRAM 慢 (5)内存通常采用 DRAM ,而高速缓中器使用 SRAM
(3)中断服务程序都是远过程,子过程有远过程也有近过程. (4)中断返回指令IRET .子程序返回指令为 RET
34.简述在最小工作模式下,8086如何响应一个总线请求 外部总线主控模块经 HOLD 引线向8086发出总线请求信号;8086在每个时钟周期的上升沿采样HOLD3引线;若发现 HOLD =1则在当前总线周期结束(T4结束)发出总线请求的响应信号 HLDA ;8086使地址、数据及控制总线进入高阻状态,让出总线控制权,完成响应过程.