自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(81)
  • 收藏
  • 关注

原创 systemverilog的genvar

在 SystemVerilog 中,genvar是一个非常重要的关键字,主要用于生成块(generate block)的循环结构中当需要创建多个相同或相似的模块实例时,可以使用genvar配合生成块的循环结构来实现批量实例化,避免手动重复编写大量相似的实例化代码,提高代码的可维护性和可读性。genvar用于声明一个整数类型的变量,这个变量专门在生成块的循环中作为索引使用。生成块允许在编译时(elaboration)根据条件或者循环来实例化模块、接口、连续赋值语句等硬件结构,而genvar。

2025-02-07 23:40:35 233

原创 systemverilog的program和module的区别

用于描述数字电路的结构和行为(如组合逻辑、时序逻辑、连线等)。:专为测试平台(Testbench)设计,用于验证。中的代码执行完毕后,仿真会自动终止,无需手动调用。中,采样和驱动的时序可能与设计代码冲突。:支持模块化设计,可嵌套其他模块或接口(块和时钟同步),减少与设计的时序竞争。块为主,按顺序执行,与设计的时序解耦。块执行完毕后,自动结束并触发仿真终止。)、事务级建模(TLM)等高级验证结构。随着验证方法学(如 UVM)的普及,块(但通常仅用于简单测试)。:通过隐式的时序控制(如。

2025-02-07 00:10:13 497

原创 buffer和cache的区别

Cache 是把最常用的工具放在手边,Buffer 是你家的垃圾桶,你平时的垃圾先扔在垃圾桶里,等垃圾桶满了再扔垃圾。简单的讲Buffer侧重于写,Cache侧重于读。

2025-02-06 21:55:41 228

原创 systemverilog中的force,release和assign

assign语句用于为wire类型的信号提供连续赋值。它建立了一个驱动源,根据右侧表达式的值持续驱动wire信号。

2025-01-21 23:02:46 311

原创 systemverilog中type typedef的区别

作用域type主要用于类内部,将类型定义限定在类的范围内,增强类的封装性;而typedef通常具有更广泛的作用域,一般为全局,除非被明确限制在某个局部范围(如模块或包)内。使用场景type适合在类中创建仅该类需要的类型成员,而typedef更适用于在代码中广泛使用的类型别名,以提高代码的可读性和简洁性,尤其是对于复杂或常用的数据类型。灵活性type提供了一种将类型定义与类紧密结合的方式,适合面向对象编程中的类封装;typedef。

2025-01-17 00:00:58 426

原创 uvm的m_sequencer和p_sequencer

【代码】uvm的m_sequencer和p_sequencer。

2025-01-10 00:05:27 349

原创 systemverilog中作用域解析运算符(Scope Resolution Operator)的用途是什么?

class ABC;int data;

2025-01-08 00:18:49 135

原创 如何检查X态

【代码】如何检查X态。

2025-01-06 23:15:57 83

原创 建立时间和保持时间

建立时间在时钟有效沿到来之前,数据必须维持一段时间保持不变,这段时间就是建立时间 Tsetup。

2025-01-06 22:45:53 603

原创 systemverilog中的priority if

在 SystemVerilog 中,是一种条件判断结构。它和普通的if - else语句类似,但在条件评估和错误检查方面有自己的特点,主要用于按顺序评估多个条件,并且对不符合预期的情况进行报错。报错如下两点当所有条件都不为真时,或者如果最后一个 “if” 结构没有 “else” 子句时。

2024-12-25 00:17:28 253

原创 systemverilog中的unique if

在 SystemVerilog 中,unique if是一种条件判断结构。它用于检查多个互斥的条件,以确保在给定的情况下只有一个条件分支被执行。这有助于提高代码的可读性和可维护性,同时也能帮助发现潜在的逻辑错误当所有的 “if” 条件都不匹配时且无else语句,会报错。当在 “if-else” 条件中发现有不止一个条件匹配时,会报错。

2024-12-25 00:08:18 191

原创 systemverilog中task的disable用法

在 SystemVerilog 中,disable语句可以用于停止正在执行的task。

2024-12-24 00:00:30 458

原创 systemverilog中的循环(loop)

什么是循环?循环是一段会反复执行的代码。循环中通常包含一个条件语句,以便在条件变为真时能够终止循环。如果循环一直运行下去,那么仿真就会无限期地停滞。SystemVerilog中不同类型的循环结构如下表所示。

2024-12-15 23:44:04 503

原创 Systemverilog 中randcase的使用

【代码】Systemverilog 中randcase的使用。

2024-12-15 22:54:29 103

原创 systemverilog中的事件 event

在 SystemVerilog 中,事件是一种用于线程同步的机制。它就像是一个信号旗,不同的线程(如 initial 块、always 块等产生的进程)可以等待这个信号,当信号被触发(就像旗帜被升起)时,等待这个事件的线程就可以继续执行。事件主要用于协调不同的并发进程之间的操作顺序,确保某些操作在其他操作完成之后才开始。event是一个静态对象句柄,用于在两个或多个并发活动进程之间进行同步。一个进程将触发event,另一个thread的等待event。eventnull:事件的声明非常简单,使用。

2024-12-01 19:06:14 506

原创 systemverilog中的virtual

虚类中的方法通常使用关键字 " pure virtual " 纯虚方法。同时OOP规定,只要class中存在一个没有被实现的pure function,就不允许例化这个class。虚类一般用来定义类的格式,、类的成员、类的参数等,虚类不能被实例化,只能被扩展(重载)后实例化,用于在项目中定义一些标准的类。

2024-11-30 22:23:03 223

原创 systemverilog约束中:=和:/的区别

意味着其值等于100或101或102或200或300其中之一,意味着等于100,101,102或200,或300其中之一。其权重比例为1/3,1/3,1/3,2,5。其权重比例为1:1:1:2:5。

2024-11-29 00:13:57 225

原创 systemverilog中的this和super

在类的方法(包括构造函数)中,如果成员变量和方法参数或者局部变量同名,必须使用。限定的情况下,编译器会优先使用最内层作用域中的变量。就明确表示要访问的是类的成员变量。

2024-11-24 21:08:50 225

原创 systemverilog的packed array和unpack array

unpacked数组和packed数组的主要区别unpacked数组在物理存储时不能保证连续,packed数组则能保证在物理上连续存储。另一种看待unpacked数组和packed数组差异点的角度是,packed数组可以看成一个整体,一个单一向量。

2024-11-24 16:09:23 738

原创 fork join和fork join none区别

【代码】fork join和fork join none区别。

2024-11-24 15:01:59 184

原创 systemverilog中automatic和static的区别

变量的存储空间是在函数或任务被调用时动态分配的。这意味着它只在函数或任务执行期间占用内存空间,当函数或任务执行结束后,该存储空间会被释放。变量则可以根据函数或任务的调用情况动态地使用内存,更有效地利用资源。变量只有在函数或任务执行期间占用内存。在资源有限的情况下,大量使用。变量在整个仿真过程中一直占用内存空间,而。变量在每次函数或任务调用时初始化,而。变量可能会导致内存占用过高,而。

2024-11-22 00:07:08 243

原创 systemverilog中typedef的使用

在 SystemVerilog 中,typedef是一种用于创建用户自定义类型的关键字。它允许你为已有的数据类型定义一个新的名称,这在代码复用和提高代码可读性方面非常有用。

2024-11-10 21:13:14 419

原创 systemverilog的break continue return

【代码】systemverilog的break continue return。

2024-10-27 23:48:24 179

原创 systemverilog三元运算符(条件赋值符)

1)?等价于if (fwd!

2024-09-23 00:23:02 144

原创 systemverilog的乱序shuffle

在 SystemVerilog 中,shuffle是一个系统函数,用于对动态数组或队列进行随机打乱(洗牌)操作。以下是一些关于shuffle。

2024-08-27 23:02:24 1227 1

原创 判断地址是否对齐的方法

【代码】判断地址是否对齐的方法。

2024-08-18 16:51:43 230

原创 systemverilog有符号无符号数的转换

【代码】systemverilog有符号无符号数的转换。

2024-08-18 16:45:10 524

原创 systemverilog的约束inside

【代码】systemverilog的约束inside。

2024-08-11 22:55:47 237

原创 uvm中sprint的用法详解

【代码】uvm中sprint的用法详解。

2024-08-11 22:01:07 1331

原创 systemverilog的$sformatf和$sformat

通常与其他输出任务结合使用来控制输出格式。主要用于生成格式化字符串,而。

2024-08-11 02:01:27 413

原创 systemverilog的标准随机函数std::randomize()

systemverilog的标准随机函数std::randomize()

2024-08-10 10:43:29 896

原创 systemverilog非合并数组和关联数组的区别与联系

这里的索引从 0 到 15 是连续的。关联数组是一种索引可以是任意数据类型的数据结构,并且其存储空间是根据实际插入的元素动态分配的。关联数组的索引不一定是连续的整数,甚至可以是字符串等复杂的数据类型。3. 索引范围:非合并数组的索引范围是固定和预定义的;关联数组没有固定的索引范围,可以随时添加新的任意索引的元素。总的来说,非合并数组更适合处理具有固定、连续索引的一组数据,而关联数组更适合处理具有不规则索引的数据或者需要动态添加元素的情况。关联数组的内存是根据实际存储的元素动态分配的。

2024-08-07 23:55:21 478

原创 uvm_config_db 和 uvm_resource_db :

uvm_config_db` 和 `uvm_resource_db` 都是 UVM 中用于管理和共享数据的机制,但它们有一些区别: 1. 用途: - `uvm_config_db` 主要用于在不同层次的组件之间传递配置信息,例如设置一些参数、控制某些行为等。如果在 `uvm_resource_db` 和 `uvm_config_db` 中对同一个变量进行了不同的设置,`uvm_resource_db` 的设置可能会覆盖 `uvm_config_db` 的设置。

2024-08-05 00:48:52 407

原创 uvm_component和uvm_object

和在UVM验证环境中各有其独特的角色和用途。主要用于数据的封装和传递,而则用于构建和组织验证环境的不同部分。它们之间的主要区别在于继承关系、功能和用途、实例化和生命周期以及典型应用等方面。

2024-08-04 23:53:31 426

原创 MSB和LSB

MSB(Most Significant Bit)和LSB(Least Significant Bit)是二进制数中的两个重要概念,它们分别代表了二进制数中的最高有效位和最低有效位。

2024-08-03 23:37:14 2957

原创 systemverilog中权重:= 和 :/

上述代码中[0:99]每个值出现的概率是5/(100*5+95)=5/595,落在[0:99]的概率是500/595,100出现的概率是95/595,上述代码中[0:99]出现的概率是5/100,100出现的概率是95/100,

2024-07-31 10:14:43 189

原创 SystemVerilog 中,fork...join、fork...join_any 和 fork...join_none

【代码】SystemVerilog 中,fork...join、fork...join_any 和 fork...join_none。

2024-07-30 11:25:49 648

原创 systemverilog中package的使用

systemverilog中package的使用

2024-07-30 00:14:02 379

原创 systemverilog中static的使用

systemverilog中static的使用

2024-07-30 00:00:40 276

原创 systemverilog中x态的检测,$isunknown函数的使用

systemverilog中x态的检测

2024-07-29 23:57:04 624

断言学习文档,如何使用

断言学习文档,如何使用

2024-12-02

agent中interface方向的声明依据(input output)时钟采样

时钟采样

2024-12-02

异或及注错的使用方法及案例

异或及注错的使用方法及案例

2024-11-10

interface连接clk和interface的两种方法(复位用例)

复位

2024-08-11

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除