PCI总线发展过程

PCI总线是由ISA(Industy Standard Architecture)总线发展而来的。

ISA并行总线有8位和16位两种模式，时钟频率为8MHz，总线带宽为：8bit*8MHz=64Mbps=8MB/s 或 16bit*8MHz= 128Mbps =16MB/s。在计算机出现初期的386/486时代，ISA总线的带宽已经算是很宽的了，满足CPU的需求可以说是绰绰有余了。1987年，IBM公司推出32位MAC(MicroChannel Architecture)总线，总线带宽达到40MB/s，迫于IBM的压力，Compaq、AST、Epson、HP、Olivetti和NEL等9家公司联合于1988年9月推出EISA(Extended ISA)总线，EISA总线仍然保持ISA总线的8MHz时钟频率，但将总线位宽提高到32位，总线带宽为：32bit*8MHz=256Mbps = 32MB/s，并且与ISA总线完全兼容。随着计算机技术的继续发展，CPU的处理速度越来越快，EISA总线的32MB/s带宽已经满足不了CPU的需求，CPU外围总线带宽已经成为制约计算机处理能力继续提高的瓶颈。1991年下半年，Intel公司首选提出PCI总线的概念，并与IBM、Compaq、AST、HP、DEC等100多家公司成立PCISIG组织，联合推出PCI总线。PCI总线支持32位和64位两种位宽，时钟频率为33MHz，总线带宽：32bit*33MHz= 1056Mbps =132MB/s 或64bit*33MHz=2112Mbps=264MB/s。随着PCI总线的发展，PCI总线又发展到PCI-X时代，与PCI总线相比，PCI –X总线的位宽未改变，而是将时钟频率进行了提高。PCI-X 1.0的时钟频率有66MHZ/100MHz/ 133MHz，总线带宽分别为：264MB/s, 400MB/s和532MB/s(32位)，528MB/s, 800MB/s和1064MB/s(64位)；PCI-X 2.0的时钟频率有266MHz/533MHz/1066MHz，总线带宽分别为：1064MB/s, 2132MB/s和4264MB/s(32位)，2128MB/s, 4264MB/s和8512MB/s(64位)，PCI-X与PCI总线在硬件结构上完全兼容。

 PCI 体系结构概述

 PCI -Peripheral component Interconnent 在处理器体系结构中， PCI 总线属于局部总线，作为系统总线的延伸，其主要功能是连接外部设备。PCI 总线规范是由 Intel的 IAL ( Intel Architecture Lab ）实验室提出来的，V1.0规范在1992年6月22日正式发布。 IAL 实验室还发布了 USB ( Universal Serial Bus )、 AGP ( Accelerated Graphics Port )、 PCI Express 总线规范和 PC 的南北桥结构。 PCI 总线规范的诸多内容是基于 IA ( Intel Architecture )的x86处理器，当然其他处理器也可使用 PCI 总线。PCI 和 PCI - X 总线均使用单端并行信号进行数据传输，由于单端信号容易受外界干扰，对总线频率有一定的限制。为了提高总线频率，高速串行总线逐渐替代并行总线， PCIExpress 总线逐步替代了 PCI 总线。