IAS Computer

架构

包括主存、IO设备、ALU和CU，ALU和CU组成CPU

分散式连接，并没有总线的概念

内存格式

拥有1000个存储单元（被称为字），每个字40bit

1.字中既能存储数据也能存储指令

2.数据和指令都用二进制码表示

有一个bit的符号位，分为左指令和右指令（IAS独有，现代计算机没有）

寄存器

MBR（Memory buffer/data register）（有的地方叫MDR）：暂时保存一个即将存到memory/即将发到IO设备的字，或一个从memory中读取/从IO设备中读取的字（从memory进入CPU必须经过MBR）

MAR（Memory address register）：取数据、取指令的地址都放在MAR中，由时序来进行区别。例如，前面的时间拍取指令，按指令解码；后面的时间拍取数据，按数据解码

IR（Instruction register）：包含8bit被执行的指令码（opcode）

IBR（Instruction buffer register）：暂存右指令的指令码

PC（Program counter）：包含即将要执行的指令的地址

AC（Accumulator）/MQ（Multiplier quotient）：累加器/乘商寄存器，存储计算时的中间结果

过程分析

如图是一个IAS计算机的拓展架构，一个简单的流程分为以下几步

1. 指令获取：
     从程序计数器（PC）开始，PC的初始值被送入内存地址寄存器（MAR）。
     MAR通知主存（内存）读取该地址的指令。
     主存将指令发送到内存缓冲寄存器（MBR）。
     控制单元（CU）将MBR中的指令操作码（Opcode）放入指令寄存器（IR），并将指令中的地址部分放入MAR。

2. 指令解码与执行：
     IR中的操作码发出控制信号给算术逻辑单元（ALU），指示要执行的操作。
     MAR再次通知主存读取与指令相关的数据。
     主存将数据送入MBR，然后MBR中的数据被送入ALU进行计算。
     计算的中间结果存入累加器（AC）。

3. 执行右指令：
     右指令（如果有的话）在指令缓冲寄存器（IBR）中暂存，随后执行。

4. 更新程序计数器：
     一旦左右指令都执行完毕，PC加一，准备执行下一条指令。