makefile的好处就是——“自动化编译”,一旦写好,只需要一个make命令,整个工程完全自动编译,极大的提高了软件开发的效率
make使用案例
Makefile:
- mybin-g是mybin的debug版本,不加-g就是mybin的release版本
- $^代表的是要编译的文件,在这里是code.c,code.c后面还可以加其他.c文件
- $@代表的是可执行文件,在这里代表的是mybin
- .PHONY是伪目标,修饰clean,一般来说,文件被make一次后系统就不允许再次被编译了,而加了伪目标后,就总是被执行的
- mybin-g:code.c 是依赖关系
- gcc $^ -o $@ -g 是依赖方法
源文件code.c:
运行结果:
写好Makefile文件后,然后在该目录下直接输入命令“make”就可以生成执行文件——第一个目标文件(target)。如果要删除执行文件和所有的中间目标文件,那么,只要简单地执行一下“make clean”就可以了。
make是如何工作的
在默认的方式下,也就是只输入make命令。那么,
(1)make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
默认的情况下,make命令会在当前目录下按顺序找寻文件名为“GNUmakefile”、“makefile”、“Makefile”的文件,找到了解释这个文件。在这三个文件名中,最好使用“Makefile”这个文件名,因为这个文件名第一个字符为大写,这样有一种显目的感觉。最好不要用“GNUmakefile”,这个文件是GNU的make识别的。
(2)如果找到,它会找文件中的第一个目标文件(target)
(3)如果第一个目标文件文件不存在,或是第一个目标文件所依赖的后面的 .o 文件的文件修改时间要比第一个目标文件新,那么,他就会执行后面所定义的命令来生成这个文件。
(4)如果第一个目标文件所依赖的.o文件也不存在,那么make会在当前文件中找目标为.o文件的依赖性,如果找到则再根据那一个规则生成.o文件。(这有点像一个堆栈的过程)
(5)当然,C文件和H文件是存在的,于是make会生成 .o 文件,然后再用 .o 文件生命make的终极任务,也就是执行第一个目标文件了。
Makefile里面有什么
Makefile里主要包含了五个东西:显式规则、隐晦规则、变量定义、文件指示和注释。
(1)显式规则。显式规则说明了,如何生成一个或多的的目标文件。这是由Makefile的书写者明显指出,要生成的文件,文件的依赖文件,生成的命令。
(2)隐晦规则。由于make有自动推导的功能,所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile,这是由make所支持的。
(3)变量的定义。在Makefile中要定义一系列的变量,变量一般都是字符串,这个有点像C语言中的宏,当Makefile被执行时,其中的变量都会被扩展到相应的引用位置上。
(4)文件指示。其包括了三个部分,一个是在一个Makefile中引用另一个Makefile,就像C语言中的include一样;另一个是指根据某些情况指定Makefile中的有效部分,就像C语言中的预编译#if一样;还有就是定义一个多行的命令。
(5)注释。Makefile中有行注释,和UNIX的Shell脚本一样,其注释是用“#”字符,这个就像C/C++中的“//”一样。如果要在Makefile中使用“#”字符,可以用反斜框进行转义,如:“/#”。
最后值得一提的是,在Makefile中的命令,必须要以[Tab]键开始