- 博客(3)
- 收藏
- 关注
RSS订阅原创 基于STM32的PWM和编码器——学习篇
选择ETR通过外部时钟模式1输入的时钟，参数1选择要配置的定时器，参数2 TIM_ExtTRGPrescaler外部触发预分频器（可对ETR外部时钟再提前做一个分频），参数3 TIM_ExtTRGPolarity、参数4 ExtTRGFilter为极性选择器、滤波器。，单独用来写预分频值，参数3为写入的模式，前文提到，预分频器有一个缓冲器，写入的值是在更新时间发生后才有效，所以这个写入的模式可以选择听从安排，在更新事件生效，或者是，在写入后，手动产生一个更新事件，让这个值立刻生效。
2023-07-19 20:34:19
640
原创 基于STM32F103的中断系统
EXTI 可以监测指定GPIO口的电平信号，当其指定的GPIO口产生电平变化时，EXTI将立刻向NVIC发出中断申请，经过NVIC裁决后即可中断 CPU主程序，使CPU执行EXTI对应的中断程序。NVIC 的中断优先级由优先级寄存器的4位（0-15）来决定，这4位可以进行切分，分为高n位的抢占优先级和低n位的响应优先级。中断函数有自己专用的函数名称，这时候需要自己查找startup_stm32f10x_md.s找到对应通道的中断函数。抢占优先级和响应优先级均相同的按中断号排队。抢占优先级高的可以中断嵌套。
2023-07-18 10:55:58
155
1
原创 stm32学习篇
模式名称性质特征备注浮空输入数字输入可读取引脚电平，若引脚悬空，则电平不稳定上拉输入数字输入可读取引脚电平，内部连接上拉电阻，悬空时默认高电平下拉输入数字输入可读取引脚电平，内部链接下拉电阻，悬空时默认低电平模拟输入模拟输入GPIO无效，引脚直接接入内部ADCADC模拟输入的专属配置开漏输出数字输出可输出引脚电平，高电平为高阻态，低电平接VSS推挽输出数字输出可输出引脚电平，高电平接VDD，低电平接VSS复用开漏输出数字输出。
2023-07-17 16:43:59
78
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人