- 博客(3)
- 收藏
- 关注
RSS订阅原创 UltraFast Design介绍(三) ——RTL代码风格
这与FPGA的内部结构息息相关，以7系列为例，在每个slice有两列触发器，4个FF/L(flip-flop/latches)，4个FF(flip-flops)。如ug474中下图所示，可以看到4个FF的CE未连接到PORT端口，只能实现触发器的功能，无法实现锁存器的功能。该情形下，rst成为了reg2使能端，只有rst==1'b0情况下reg2才有值，使原理图多出一个CE控制端，与设计初衷不符。2.在一些复杂功能或者设计复杂硬件资源时，并不是wire或interconnect型时，最好不要使用循环。
2024-01-10 23:57:26
1299
原创 UltraFast Design介绍（一）
设计者应该在设计前期充分论证和考虑器件选型、PCB布局、IP选择、RTL设计等因素，在这部分应该花费更多的时间和精力，这些对QoR(Quality of Result)的影响将远超过我们在Implement和布局策略等后期上付出的努力。而在后期投入精力则效率极低。同样在Xilinx的官方工具文件向导中同样可以查阅官方的Checklist。UltraFast 设计方法checklist从四个方面提供工程师进行设计检查，包括：工程管理、开发板和器件规划、IP和子模块创建、顶层设计收敛。
2024-01-08 22:03:48
576
ug949-vivado-design-methodology-zh-cn-2023.1
ug949-vivado-design-methodology-zh-cn-2023.1
2024-01-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人