- 博客(7)
- 收藏
- 关注
RSS订阅原创 m_sequencer与p_sequencer——UVM回顾笔记（3）
定义在uvm_sequence_item中，类型是uvm_sequencer_base。......endclass：使用宏`uvm_declare_p_sequencer(SEQUENCER)声明，类型是SEQUENCER（自定义）。if (!宏`uvm_declare_p_sequencer中，例化用户自定义的SEQUENCER，生成句柄p_sequencer；
2023-07-21 23:18:39
169
1
原创 modport——SV回顾笔记（2）
本文章旨在学习总结备份、便于日后查询，由于是个人总结，如有错误欢迎留言指出；另外，内容大部分来自网络、书籍、和各类手册，如若侵权请告知，马上删帖致歉。modport是interface接口组件中的一个模块，主要功能是对接口信号进行分类和定向，便于重用。
2023-07-20 20:05:43
262
转载 UVM phase机制——UVM回顾笔记（2）
Phase”是UVM主要的特性之一，其目的是为了统一testbench执行流程。UVM中的phase主要分为3类，即按顺序执行和Build phases-构建和配置testbench；Run-time phases-在testbench上运行test case(会消耗仿真时间)；Clean up phases-在该阶段报告test case的结果。uvm_component基类包含不同pahse的虚拟方法，这些方法由testbench创建者自行填充。在这里就体现了使用UVM的好处了，即。
2023-07-20 14:54:48
167
原创 always_ff、always_latch、always_comb——SV回顾笔记（1）
本文章旨在学习总结备份、便于日后查询，由于是个人总结，如有错误欢迎留言指出；另外，内容大部分来自网络、书籍、和各类手册，如若侵权请告知，马上删帖致歉。：用于描述组合逻辑。always_comb在零时间自动执行，防止死锁。在综合时，如果不满足综合逻辑会报错。always_ff @ (posedge , negedge )：用于描述锁存器，工作在时钟电平而非时钟边沿上。三种，分别用于描述触发器、锁存器、组合逻辑。：用于描述触发器，@后必须跟边沿敏感型信号。
2023-07-18 10:54:12
426
1
转载 AMBA总线学习笔记
本文仅用于个人学习记录使用。水平有限，如果出现错误欢迎留言指出。AXI总线引用文章总结清晰，这里仅做小部分修改。AXI总线部分参考：https://blog.csdn.net/bleauchat/article/details/96891619?
2023-07-17 15:01:03
126
1
原创 `uvm_do和`uvm_send区别——UVM回顾笔记（1）
本文仅用于个人学习使用。水平有限，如果出现错误欢迎留言指出。sequence机制提供了丰富的宏用于产生和发送transaction（tr），`uvm_do和`uvm_send都可用于发送tr。区别是`uvm_do可以兼顾创建和随机化tr，`uvm_send仅用于发送tr，通常搭配`uvm_create使用。
2023-07-15 14:44:38
1531
原创 Pcie项目回顾（1）
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准。Pcie属于高速串行端对端双通道高带宽传输（如需扩展要借助Switch），且支持全双工通信；Pcie采用Serdes接口以差分串行信号线（TXn/p RXn/p）进行通信；Pcie拥有更少的I/O引脚数和更小的物理尺寸；
2023-07-14 23:17:43
902
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人